[发明专利]具有p型氮化镓电流势垒层的垂直型晶体管及其制造方法

说明书

援引文献

本申请要求于2013年7月11日递交至韩国知识产权局的第10-2013-0081622号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。

技术领域

本发明涉及一种垂直型晶体管及其制造方法，尤其涉及一种具有p型氮化镓电流势垒层的垂直型晶体管及其制造方法。

背景技术

得益于信息通信技术的发达，对于在高速切换环境或者高电压环境下运行的高耐压晶体管的需求正在增加。对此，最近出现的氮化镓晶体管由于与现有技术中的硅系晶体管相比可实现高速切换操作而适于进行超高速信号处理，不仅如此，还可以凭借材料本身的高耐压特性而被应用于高电压环境，因此在业界受到瞩目。尤其对于利用氮化镓的高电子迁移率晶体管(High El ectron Mobility Transistor，以下称为HEMT)而言，可利用异质材料之间的界面上产生的二维电子气(2DEG：2-Dimensional Electron Gas)而提高电子的迁移率(mobility)，因此具有适于进行高速信号传送的优点。

这样的氮化镓晶体管通常为具有载流子沿水平方向移动的水平型结构。然而对于水平型氮化镓晶体管而言，会发生由于表面上形成的电场而使通过沟道移动的载流子的流动受到阻碍的现象，并出现过在元件操作时由于电场集中于栅极的边角而导致元件的耐压(ruggedness)劣化的问题。

因此，近来提出一种载流子沿垂直方向移动的垂直型氮化镓晶体管，作为一例在美国公开专利2012-0319127中公开了电流孔径垂直电子晶体管(C AVET：Current Aperture Vertical Electron Transistor)。根据这一电流孔径垂直电子晶体管(CAVET)，将源极与漏极配置为在垂直方向上相互面对，并在其中间配置作为电流势垒层的p型氮化镓(p-GaN)层。另外，电流通过由p型氮化镓层提供的孔径(aperture)而沿着垂直方向从源极流到漏极。

使用为电流势垒层的p型氮化镓层在形成氮化镓层的过程中被掺入作为掺杂物的镁(Mg)。此时，使用为掺杂物质的镁(Mg)原子不会完全置换到镓(Ga)位置，而是与作为氮化物原料注入的氨(NH₃)热分解而生成的氢(H)结合。众所周知，如果这样生成的镁-氢(Mg-H)复合体存在于p型氮化镓层内，则降低晶体管的电学特性并妨碍p型氮化镓层的激活，从而降低作为电流势垒层的功能。

发明内容

本发明的各种实施例针对具有p型氮化镓电流势垒层的垂直型晶体管及其制造方法。

根据一例的具有p型氮化镓电流势垒层的垂直型晶体管，包括：基板上配置的n+型氮化镓层；n+型氮化镓层的第一区域上配置的漂移层；n+型氮化镓层的第二区域上配置的漏极；p型氮化镓(GaN)电流势垒层，配置于漂移层的上部而限定p型氮化镓电流势垒层之间的电流孔径，且电流孔径提供载流子朝垂直方向移动的路径；沟道层，配置于p型氮化镓电流势垒层和漂移层之上，并具有上部的二维电子气层；导体层，配置于沟道层上而用于使二维电子气层形成；金属接触层，贯通沟道层而与p型氮化镓电流势垒层接触；金属接触层和沟道层上的源极层；栅绝缘层和栅极层，依次层叠于作为沟道层的相反侧的半导体层的上表面上。

根据另一例的具有p型氮化镓电流势垒层的垂直型晶体管，包括：漏极上的漂移层；p型氮化镓电流势垒层，配置于漂移层的上部；施主层，配置于p型氮化镓电流势垒层上；金属接触层，贯通施主层而与p型氮化镓电流势垒层接触；金属接触层和施主层上的源极层；沟槽，形成为贯通施主层和p型氮化镓电流势垒层而到达漂移层的上部；栅极层，在沟槽内壁上通过夹设栅绝缘层而进行配置。

根据又一例的具有p型氮化镓电流势垒层的垂直型晶体管，包括：漏极；电流阻断层图案，配置于漏极的上部而限定用于提供电流流动路径的开口部；低电阻层图案，在由电流阻断层图案所限定的开口部处配置于漏极上；低电阻层图案和电流阻断层图案上的漂移层；p型氮化镓电流势垒层，配置于漂移层的上部预定区域，且表面部执行沟道层的作用；施主层，配置于被“U”字形的p型氮化镓电流势垒层所包围的的空间内；金属接触层，贯通施主层而与p型氮化镓电流势垒层接触；金属接触层和施主层上的源极层；栅极层，在施主层、p型氮化镓电流势垒层、以及漂移层的表面上通过夹设栅绝缘层而进行配置。