[发明专利]碳化硅介孔阵列材料及其制备方法

说明书

技术领域

本发明涉及多孔半导体器件制备技术领域，具体指一种耐高温、抗腐蚀、拥有均匀介孔阵列的宽禁带碳化硅材料的制备技术。

背景技术

作为第三代半导体的碳化硅在电力电子和航天航空领域已有一定应用，并且其具备碳化硅的高载流子迁移率，热导率，抗腐蚀，耐高压等多项优于第一代半导体的优势，使其有望取代第一代半导体在各个领域上的应用地位。在半导体领域，半导体材料微结构调制(MEMS)已受到广泛关注，作为第一代半导体的硅在这方面的技术已经较为成熟，值得关注的是在碳化硅上实现MEMS对于推动其应用领域的发展有着巨大作用。然而碳化硅器件具有耐腐蚀，高击穿场强的特点，这对在碳化硅上实现MEMS增加了一定的难度。1993年，Shor在实验室首次利用阳极氧化的方法制备出多孔碳化硅。后人陆续地通过调控辅助辐照光强及频率、偏压和溶液配比等，在3C，4H和6H SiC不同晶面上制备出了形貌各异的多孔碳化硅。相比较大部份不规则孔结构，其中在4H-SiC衬底上制备出的圆柱形孔洞，被认为是较为理想并且应用面较广的孔洞形貌，但是关于此类孔在4H-SiC上的制备报道较少，2012年nanoscale research letters上由法国课题组GREMAN发表的文章中通过改变电流密度制备出了基于4H-SiC的介孔柱状孔结构，但是这类孔纵向结构分布不均匀，帽层与过渡层较厚，对其应用不利。

发明内容

本发明的目的在于克服现有技术中样品帽层及过渡层厚，纵向分布不均匀的现状，提出一种碳化硅介孔阵列材料及其制备方法。

本发明为一种碳化硅介孔阵列材料，其特点，包含基于n型重掺杂4H-SiC衬底，厚度为300～500μm，双面抛光，经电化学刻蚀制备的在C面的4H-SiC介孔阵列。

其中，所述介孔孔径范围为18-30nm，孔壁厚度范围为18-30nm，多孔层厚度范围为19-25μm，刻蚀面积为1㎝²圆形刻蚀面。

所述重掺杂n4H-SiC晶圆片是经过PVT法生长的晶锭经定向、切割、双面抛光，双面CMP抛光得到的工业化晶片，面积为100㎝²。

所述n型重掺杂4H-SiC衬底厚度为320μm，最佳介孔孔径在19nm左右，孔壁厚度约为22nm，多孔层厚度约为25μm，刻蚀面积约1㎝²圆形刻蚀面。多孔层和体层过渡良好。

所述的双导铜箔胶带经过裁剪均粘附于面积为1㎝²的4H-SiC的Si面上，形成肖特基接触，采用导电银胶作为样品与铜箔的粘附剂。

所述的阴极杆长为10cm，杆身导电材料为铜，其外包覆聚四氟乙烯，杆底端是与杆呈直角的铂网，铂网面积为2㎝²。

本发明一种碳化硅介孔阵列材料的制备方法，包括如下步骤：

步骤1，准备重掺杂n型4H-SiC预刻蚀样品。

步骤2，将双导铜箔裁剪成面积略小于样品的方形，然后均匀粘附于样品Si面。

步骤3，将样品固定于刻蚀槽体阳极位置，将铂网阴极至于阳极正上方2cm处。

步骤4，配置氢氟酸49％：乙醇99％：双氧水30％＝3：6：1体积比的混合液作为电解液。

步骤5，设定频率为2500Hz的正向电流，正向电流100％，电流密度为40mA/cm²，正向占宽比为50％的恒流脉冲，开启电源，总时间为7min。

步骤6，取出样品将其浸泡于乙醇99％溶液中2min，然后用N₂吹干，即获得所述的碳化硅介孔阵列。

如上所述，本发明一种基于重掺杂n型4H-SiC衬底介孔阵列材料的制备方法，通过在样品Si面粘附双导铜箔来简化由阳极氧化所需制备背电极金属接触的预备工作。相比较双槽电化学腐蚀，省去了一部份电解液并且简化了制备器具。制备过程中通过选择适当的脉冲频率和停留时间对两极施加恒脉冲电流，得到纵向孔径一致且帽层过渡层仅在1μm、多孔层厚度为25μm的介孔阵列。该阵列制备工艺相比较以往的制备工艺而言，具有可重复性强，成品率高等优点。对于其衍生器件的制备带来了便利。

附图说明

图1为本发明一种碳化硅介孔阵列材料的制备流程框图。

具体实施方式

以下结合附图和实施例对本发明作进一步详细描述

本发明实施例所述的一种基于重掺杂n型4H-SiC衬底的介孔阵列的制备流程(如图1所示)，包括以下步骤：

步骤1，准备重掺杂n型4H-SiC预刻蚀样品。