[发明专利]衬底、其半导体封装及其制造工艺

权利要求书

1.一种衬底，其包括：

下电路层，具有下表面；

上电路层，安置于所述下电路层上；

电介质层，介于所述上电路层与所述下电路层之间，且界定出多个开口；及

导电连接材料，位于所述开口中；

其中所述上电路层的部分延伸到所述开口，且通过所述导电连接材料与所述下电路层连接。

2.根据权利要求1所述的衬底，其中所述下电路层具有导电迹线以及突出部，所述突出部从所述导电迹线突出。

3.根据权利要求2所述的衬底，其中所述导电迹线与所述突出部是一体成形。

4.根据权利要求2所述的衬底，其中所述导电连接材料位于所述突出部上。

5.根据权利要求2所述的衬底，其中所述突出部的侧面及所述导电迹线的侧面均向内凹。

6.根据权利要求2所述的衬底，其中所述突出部及所述导电迹线分别具有凹侧面，所述凹侧面朝向所述上电路层。

7.根据权利要求1所述的衬底，其中所述电介质层为感光型电介质层。

8.根据权利要求1所述的衬底，其中所述下电路层的下表面与所述电介质层的表面位于同一平面。

9.根据权利要求1所述的衬底，其中所述电介质层的表面上进一步安置保护层。

10.根据权利要求9所述的衬底，其中所述保护层具有支撑层安置于其上。

11.一种半导体封装，其包括：

衬底，所述衬底包括：

下电路层，具有下表面；

上电路层，安置于所述下电路层上；

电介质层，介于所述上电路层与所述下电路层之间，且界定出多个开口；及

导电连接材料，位于所述开口中，其中所述上电路层的部分延伸到所述开口，且通过所述导电连接材料与所述下电路层连接；及

芯片，电性连接于所述上电路层。

12.根据权利要求11所述的半导体封装，其中所述下电路层具有导电迹线以及突出部，所述突出部从所述导电迹线突出。

13.根据权利要求12所述的半导体封装，其中所述导电迹线与所述突出部是一体成形。

14.根据权利要求12所述的半导体封装，其中所述导电连接材料位于所述突出部上。

15.根据权利要求11所述的半导体封装，其中所述下电路层的下表面与所述电介质层的表面位于同一平面。

16.根据权利要求11所述的半导体封装，其中所述突出部及所述导电迹线分别具有凹侧面，所述凹侧面朝向所述上电路层。

17.根据权利要求11所述的半导体封装，其中所述突出部的侧面及所述导电迹线的侧面均向内凹。

18.一种制造衬底的工艺，其包括：

提供下电路层，所述下电路层包含导电迹线及突出部；

形成电介质层以覆盖所述导电迹线及所述突出部，其中所述电介质层具有开口以暴露所述突出部；

形成导电连接材料于所述露出的所述突出部上；

安置导电箔于所述电介质层上；及

图案化所述导电箔，以形成上电路层。

19.根据权利要求18所述的制造衬底的工艺，其中提供所述下电路层更包含：

提供另一导电箔；及

图案化所述另一导电箔以形成所述突出部及所述导电迹线。

20.根据权利要求19所述的制造衬底的工艺，其中所述导电迹线与所述突出部为同一方向的蚀刻形成。