[发明专利]降低半导体器件功耗的系统及方法

权利要求书

1.一种制作第一时序路径的方法，包括：

开发具有第一逻辑电路和第一功能单元的所述第一时序路径的第一设计，其中所述第一功能单元包括与第一阱边界间隔开的第一晶体管；

分析所述第一时序路径以确定所述第一时序路径是否具有正时序余量；以及

如果分析的操作速度显示正时序余量：

将所述第一设计改变成修改的设计以通过将所述第一晶体管移至更靠近所述第一阱边界来降低所述第一时序路径的泄漏功耗；以及

使用所述修改的设计来建立所述第一时序路径以通过降低所述第一晶体管的功耗来降低所述第一时序路径的泄漏功耗。

2.根据权利要求1所述的方法，其中开发所述第一设计的进一步特征在于：所述第一功能单元还包括与所述第一晶体管的类型相反的第二晶体管。

3.根据权利要求2所述的方法，其中开发所述第一设计的进一步特征在于：所述第二晶体管位于第二阱内并且与第二阱边界间隔开以降低泄漏电流。

4.根据权利要求3所述的方法，其中将所述设计改变为修改的设计的进一步特征在于：将所述第二晶体管移至更靠近所述第二阱边界。

5.根据权利要求4所述的方法，其中所述第一设计是关于反相器的。

6.根据权利要求1所述的方法，其中将所述设计改变还包括开发所述第一晶体管与所述第一阱边界有多个距离的多个替代设计，以及选择所述替代设计中给所述修改的设计提供了最少量的正时序余量的一个以在维持足够速度的同时降低泄露电流。

7.根据权利要求6所述的方法，其中所述替代设计包括具有相距所述第一阱边界所述多个距离的多个位置。

8.根据权利要求6所述的方法，其中所述第一设计具有上覆金属互连层结构和位于所述上覆金属互连层结构上的引脚结构，其中所述替代设计具有所述第一设计的所述上覆金属互连层结构和所述引脚结构以允许在使用现有布线的同时交换单元。

9.根据权利要求8所述的方法，其中所述第一设计具有位于第一有源区域中的所述第一晶体管并且所述修改的设计具有位于更靠近所述阱边界的第二有源区域中的所述第一晶体管。

10.根据权利要求1所述的方法，其中所述第一设计是标准单元库的多个设计中的一个。

11.一种集成电路，包括：

第一电路，其具有耦合于第一设计的第一单元的第一逻辑电路以建立第一时序路径，其中所述第一单元具有与第一阱的边界间隔开的第一晶体管；

第二电路，其具有耦合于所述第一设计的第二单元的第二逻辑电路；其中

所述第二单元比所述第一单元慢；

所述第二单元具有第二阱；

所述第二单元具有与所述第二阱的边界间隔开的第二晶体管；以及

相比于所述第一单元靠近所述第一阱的所述边界，所述第二单元更靠近所述第二阱的边界。

12.根据权利要求11所述的集成电路，其中所述第一电路和所述第二电路基本上不具有正时序余量。

13.根据权利要求12所述的集成电路，其中如果所述第二单元被所述第一单元所替代，所述第二电路将具有正时序余量。

14.根据权利要求13所述的集成电路，其中所述第一单元具有第一多个晶体管并且所述第二单元具有第二多个晶体管，其中所述第一多个晶体管中的每个晶体管具有相同大小的、所述第二多个晶体管中的相应晶体管。

15.根据权利要求11所述的集成电路，其中所述第一单元包括第一反相器并且所述第二单元包括第二反相器。