[发明专利]薄膜晶体管及其制作方法、阵列基板和显示装置

说明书

本发明实施例公开了一种薄膜晶体管及其制作方法、阵列基板和显示装置，涉及显示技术领域，能够有效降低薄膜晶体管边缘漏电流I_OFF(edge)。该薄膜晶体管包括有源层、栅极、源极和漏极，所述有源层的侧面上设置有氧化硅层。

技术领域

本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板和显示装置。

背景技术

薄膜晶体管的漏电流I_OFF过大是显示装置的一种常见缺陷，具体地，漏电流为薄膜晶体管处于关闭状态时，薄膜晶体管内部的电流，漏电流过大会造成像素电极显示灰度偏差、显示装置电能耗损变大等不利现象出现。因此，如何抑制漏电流成为本领域技术人员的一个重要研究方向。

图1所示为现有技术中的一种薄膜晶体管，该薄膜晶体管包括依次设置的有源层1’、栅极绝缘层2’、栅极3’、层间绝缘层4’、源极5’和漏极6’。对于上述结构的薄膜晶体管而言，漏电流主要包括两部分：源极5’和漏极6’之间的薄膜晶体管主体漏电流I_OFF(main)、栅极3’与源极5’之间的漏电流和栅极3’与漏极6’之间的漏电流组成的薄膜晶体管边缘漏电流I_OFF(edge)。

当有源层1’侧面的栅极绝缘层2’覆盖性不佳或栅极绝缘层2’较薄时，栅极3’与源极5’、栅极3’与漏极6’形成的寄生电容较大，导致薄膜晶体管边缘漏电流I_OFF(edge)增大，进而导致薄膜晶体管的漏电流增大。

发明内容

本发明所要解决的技术问题在于提供一种薄膜晶体管及其制作方法、阵列基板和显示装置，能够有效降低薄膜晶体管边缘漏电流I_OFF(edge)。

为解决上述技术问题，本发明实施例提供了一种薄膜晶体管，采用如下技术方案：

一种薄膜晶体管，包括有源层、栅极、源极和漏极，所述有源层的侧面上设置有氧化硅层。

所述氧化硅层的厚度为

所述有源层包括用于与所述源极和所述漏极接触的欧姆接触区，以及位于所述欧姆接触区内侧的低掺杂区。

所述薄膜晶体管还包括栅极绝缘层和层间绝缘层，所述栅极绝缘层位于所述有源层上方，所述栅极位于所述栅极绝缘层上方，所述层间绝缘层位于所述栅极上方，所述源极和所述漏极位于所述层间绝缘层上方，并通过所述层间绝缘层和所述栅极绝缘层的过孔与所述有源层电连接。

本发明实施例提供了一种薄膜晶体管，该薄膜晶体管包括有源层、栅极、源极和漏极，有源层的侧面上设置有氧化硅层。由于氧化硅层为绝缘体，因此，在形成栅极绝缘层之前，整个有源层侧面均覆盖有绝缘的氧化硅层，从而保证了有源层侧面的绝缘层的厚度以及绝缘效果，进而可以有效降低薄膜晶体管边缘漏电流I_OFF(edge)，进而降低薄膜晶体管的漏电流，改善显示装置的显示效果，降低显示装置的电能耗损。

此外，本发明实施例还提供了一种阵列基板，该阵列基板包括衬底基板以及以上任一项所述的薄膜晶体管。

此外，本发明实施例还提供了一种显示装置，该显示装置包括以上所述的阵列基板。

为了进一步解决上述技术问题，本发明实施例还提供了一种薄膜晶体管的制作方法，采用如下技术方案：

一种薄膜晶体管的制作方法包括：

在衬底基板上形成包括有源层的图形；

在所述有源层的侧面上形成氧化硅层。

所述在所述有源层的侧面上形成氧化硅层，包括：

对所述有源层的侧面进行氧化工艺处理，以形成所述氧化硅层。