[发明专利]具有减小的电阻抗和电容的半导体器件

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地，涉及半导体器件及其形成方法。

背景技术

在半导体器件中，当将充足电压或偏压施加给器件的栅极时，电流流过源极区和漏极区之间的沟道区。当电流流过沟道区时，器件通常被认为处于“导通”状态，并且当电流不流过沟道区时，器件通常被认为处于“截止”状态。

发明内容

提供本发明内容，从而以在下面的详细说明的过程中进一步描述的简化形式介绍概念的选择。本发明内容不旨在广泛概括要求保护的主题，识别要求保护的主题的关键因素或基本特征，也不旨在用于限制要求保护的主题的范围。

在此提供用于形成半导体器件的一种或多种技术和所得到的结构。

以下说明书和附图阐述特定示例性方面和实施方式。这些指示应用一个或多个方面的多种方法中的几种。当结合附图考虑时，通过以下详细说明将容易理解本公开的其他方面、优点和/或新特征。

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种半导体器件，包括：第一类型区域，包括第一导电类型；第二类型区域，包括第二导电类型；沟道区，在所述第一类型区域和所述第二类型区域之间延伸，所述沟道区与所述第一类型区域的第一部分间隔开第一距离；以及栅极区，围绕所述沟道区，所述栅极区的第一部分与所述第一类型区域的第一部分间隔开第二距离，其中，所述第二距离大于所述第一距离。

在该半导体器件中，所述栅极区的第二部分与所述第一类型区域的所述第一部分间隔开第三距离。

在该半导体器件中，第一绝缘体层的第一部分围绕所述沟道区下面的第二漂移区，并且在所述第一类型区域的第一部分和所述栅极区的第二部分之间延伸。

在该半导体器件中，所述第一距离在约0nm至约1nm之间。

在该半导体器件中，所述栅极区的栅极区长度大于所述沟道区的沟道区长度。

在该半导体器件中，所述第二绝缘体层的第一部分围绕所述沟道区，并且在所述沟道区和所述栅极区的金属层之间延伸。

在该半导体器件中，所述沟道区包括在垂直纳米线内。

在该半导体器件中，所述第一类型区域包括源极区，并且所述第二类型区域包括漏极区。

在该半导体器件中，所述第一类型区域包括漏极区，并且所述第二类型区域包括源极区。

根据本发明的另一方面，提供了一种半导体器件，包括：第一类型区域，包括第一导电类型；第二类型区域，包括第二导电类型；沟道区，在所述第一类型区域和所述第二类型区域之间延伸，所述沟道区与所述第一类型区域的第一部分间隔开第一距离；以及栅极区，围绕所述沟道区，所述栅极区的第一部分与所述第一类型区域的第一部分间隔开第二距离，其中，所述第二距离大于所述第一距离；以及第一绝缘体层的第一部分，围绕所述沟道区下面的第二漂移区，并且在所述第一类型区域的第一部分和所述栅极区的第二部分之间延伸。

在该半导体器件中，所述第一距离在约0nm和约1nm之间。

在该半导体器件中，所述第一类型区域的所述第一导电类型与所述第二类型区域的所述第二导电类型相同。

在该半导体器件中，所述栅极区的栅极区长度大于所述沟道区的沟道区长度。

在该半导体器件中，所述第二绝缘体层的第一部分围绕所述沟道区，并且在所述沟道区和所述栅极区的金属层之间延伸。

在该半导体器件中，所述沟道区包括在垂直纳米线内。

在该半导体器件中，所述第一类型区域包括源极区，并且所述第二类型区域包括漏极区。

在该半导体器件中，所述第一类型区域包括漏极区，并且所述第二类型区域包括源极区。

根据本发明的又一方面，提供了一种形成半导体器件的方法，所述方法包括：形成包括第一导电类型的第一类型区域；形成包括第二导电类型的第二类型区域；形成在所述第一类型区域和所述第二类型区域之间延伸的沟道区，所述沟道区与所述第一类型区域的第一部分间隔开第一距离；以及形成围绕所述沟道区的栅极区，所述栅极区的第一部分与所述第一类型区域的第一部分间隔开第二距离，其中，所述第二距离大于所述第一距离。

该方法包括：形成第一绝缘体层的第一部分，所述第一绝缘体层的第一部分围绕所述沟道区下面的第二漂移区并且在所述第一类型区域和所述栅极区的第二部分之间延伸。

该方法包括：形成围绕所述沟道区并且在所述第一绝缘体层的第一部分上方的间隔件。

附图说明