[发明专利]一种节省光刻版数量的金属氧化物半导体场器件制造方法

说明书

本发明涉及一种节省光刻版数量的金属氧化物半导体场器件制造方法，包括下列步骤：在衬底上形成N阱、P阱、隔离结构及栅氧化层，并淀积多晶硅；采用第一光刻版光刻并刻蚀，形成NMOS的多晶硅栅极；去胶后进行轻掺杂漏极离子注入，在所述P阱内形成N型第一掺杂区；在所述NMOS的多晶硅栅极两侧形成侧墙；进行N型重掺杂离子注入，在所述P阱内形成N型第二掺杂区；采用第二光刻版光刻并刻蚀，形成PMOS的多晶硅栅极；在光刻胶的掩蔽下进行P型重掺杂离子注入，在所述N阱内形成P型掺杂区。本发明相对于传统技术省掉了NLDD注入及NSD注入的光刻版，从而大大降低了成本。

技术领域

本发明涉及半导体器件，特别是涉及一种节省光刻版数量的金属氧化物半导体场器件制造方法。

背景技术

随着Fab的竞争越来越激烈，如何降低工艺成本就显得越来越重要。在绝大多数芯片中，都会集成低压(LV)器件，如果能够降低LV器件的工艺制程成本，就可以降低整个芯片的制造成本，因此显得尤为重要。

发明内容

基于此，有必要提供一种能够节省光刻版数量的金属氧化物半导体场器件制造方法。

一种节省光刻版数量的金属氧化物半导体场器件制造方法，包括下列步骤：在衬底上形成N阱、P阱及隔离结构及栅氧化层，并淀积多晶硅；采用第一光刻版光刻并刻蚀，形成NMOS的多晶硅栅极；其中采用第一光刻版曝光并显影后剩余的光刻胶将所述N阱上未被隔离结构覆盖的区域覆盖；去胶后进行轻掺杂漏极离子注入，在所述P阱内形成N型第一掺杂区；在所述NMOS的多晶硅栅极两侧形成侧墙；进行N型重掺杂离子注入，在所述P阱内形成N型第二掺杂区；采用第二光刻版光刻并刻蚀，形成PMOS的多晶硅栅极；其中采用第二光刻版曝光并显影后剩余的光刻胶将所述P阱上未被隔离结构覆盖的区域覆盖；在光刻胶的掩蔽下进行P型重掺杂离子注入，在所述N阱内形成P型掺杂区。

在其中一个实施例中，所述采用第二光刻版光刻并刻蚀的步骤之后，还包括进行N型离子的袋状注入，在所述N阱内形成袋状掺杂区的步骤。

在其中一个实施例中，所述去胶后进行轻掺杂漏极离子注入，在所述P阱内形成N型第一掺杂区的步骤中，注入离子在所述NMOS的多晶硅栅极的作用下自对准。

在其中一个实施例中，所述N型第二掺杂区为N+区域。

在其中一个实施例中，所述P型掺杂区为P+区域。

上述节省光刻版数量的金属氧化物半导体场器件制造方法，相应制程中只需要使用两块光刻版，分别是包含低压NMOS的多晶硅栅极刻蚀和NLDD注入的第一光刻版，以及包含低压PMOS的多晶硅栅极刻蚀和PSD注入的第二光刻版。在保证器件的低压NMOS和低压PMOS特性的同时，相对于传统技术省掉了NLDD注入及NSD注入的光刻版，从而大大降低了成本。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将变得更加清晰。在全部附图中相同的附图标记指示相同的部分，且并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1是一种传统的低压MOS器件的制造流程图；

图2a～2e是采用图1所示方法进行制造的过程中器件的剖面示意图；

图3是图1所示的所有步骤完成后器件的剖面示意图；

图4是一实施例中节省光刻版数量的金属氧化物半导体场器件制造方法的流程图；

图5a～5d是采用图4所示方法进行制造的过程中器件的剖面示意图；

图6是图4所示所有步骤完成后器件的剖面示意图。

具体实施方式