[发明专利]器件隔离区域内的拾取器件结构

说明书

技术领域

本发明涉及器件隔离区域内的拾取器件结构。

背景技术

光敏器件用于各种电子器件。例如，光敏器件的阵列可用于形成将在数码相机中使用的图像传感器阵列。光敏器件通常包括位于将光能转化为电能的半导体材料内的有源区域。

光敏器件阵列内的每个单元包括：主要光敏区域以及一些电路部件，诸如用于测量由光敏器件产生的电流的晶体管和电阻器。由于偏离的电流会在光敏区域内引起暗电流，所以这些电路部件与光敏区域隔离是重要的。这不利地影响了通过光敏区域实施的光强度测量。

一种隔离器件结构的方法是使用浅沟槽隔离件。浅沟槽隔离件是在半导体制造中使用的常见技术，并且其涉及形成浅沟槽，然后用介电材料填充浅沟槽。然而，这种技术涉及可能破坏衬底表面的等离子体蚀刻。这可能不利地影响光敏阵列的性能。

另一个隔离方法是称为器件隔离的技术。这项技术涉及形成掺杂的半导体材料以代替介电材料。掺杂的半导体材料的掺杂浓度不同于邻近的半导体材料的掺杂浓度，因此形成结。然而，当隔离的重掺杂区域用于邻近光敏器件的电路时，这种技术不太有效。因此，期望找到一种能够有效地保护光敏器件而不会对衬底表面造成损害的隔离方法

发明内容

为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种器件，包括：器件隔离区域，形成在半导体衬底内，所述器件隔离区域具有间隙；一个或多个光敏器件，位于所述间隙中；伪栅极结构，形成在所述衬底上方；掺杂的拾取区域，形成在所述器件隔离区域内，其中，所述伪栅极结构包括部分地环绕所述掺杂的拾取区域的至少一个结构；以及通孔，连接至所述掺杂的拾取区域。

在上述器件中，其中，所述伪栅极结构邻近间隙，其中，所述间隙中形成有光敏器件。

在上述器件中，其中，所述伪栅极结构形成为C形。

在上述器件中，其中，所述伪栅极结构形成为C形，其中，位于C形伪栅极结构中的所述间隙的厚度是在所述伪栅极结构的壁上形成的间隔件材料的厚度的两倍。

在上述器件中，其中，所述伪栅极结构形成为U形，其中，所述U形的开口端不面向邻近所述伪栅极结构的光敏器件。

在上述器件中，其中，所述伪栅极结构包括环绕所述掺杂的拾取区域的四个拉长的结构并留下四个间隙。

在上述器件中，还包括：在所述伪栅极结构的壁上形成的侧壁间隔件。

在上述器件中，其中，所述拾取区域与所述器件隔离区域掺杂有相同类型的掺杂剂，并且所述拾取区域比所述器件隔离区域具有更高的掺杂浓度。

在上述器件中，其中，所述拾取区域与所述器件隔离区域掺杂有相同类型的掺杂剂，并且所述拾取区域比所述器件隔离区域具有更高的掺杂浓度，其中，所述伪栅极结构是偏置的。

在上述器件中，其中，所述伪栅极结构由多晶硅制成。

根据本发明的另一方面，还提供了一种用于形成与光敏器件联合使用的晶体管器件的方法，所述方法包括：在半导体衬底内形成器件隔离区域；在所述器件隔离区域的间隙内形成光敏器件；在所述衬底上方形成伪栅极结构；邻近所述伪栅极结构形成掺杂的拾取区域；以及形成连接至所述拾取区域的通孔；其中，所述伪栅极结构包括一个或多个单独的结构，所述一个或多个单独的结构部分地环绕所述器件隔离区域内形成的所述掺杂的拾取区域。

在上述方法中，其中，所述伪栅极结构形成为C形。

在上述方法中，其中，所述伪栅极结构形成为C形，其中，位于C形伪栅极结构中的所述间隙的厚度是在所述伪栅极结构的壁上形成的间隔件材料的厚度的两倍。

在上述方法中，其中，所述伪栅极结构形成为U形，其中，所述U形的开口端不面向邻近所述伪栅极结构的光敏器件。

在上述方法中，其中，所述伪栅极结构包括环绕所述拾取区域的四个拉长结构并留下四个间隙。

在上述方法中，其中，所述伪栅极结构包括具有两个小间隙的两个L形结构，所述间隙的宽度是在所述伪栅极结构的壁上形成的间隔件材料的厚度的约两倍。

在上述方法中，其中，所述拾取区域与所述器件隔离区域掺杂有相同类型的掺杂剂，并且所述拾取区域比所述器件隔离区域具有更高的掺杂浓度。

在上述方法中，其中，所述伪栅极结构是偏置的。

在上述方法中，其中，所述伪栅极结构由多晶硅制成。