[发明专利]三维半导体器件及其制造方法

权利要求书

1.一种三维半导体器件，包括多个存储单元，所述多个存储单元的每一个包括：

沟道层，沿垂直于衬底表面的方向分布；

多个层间绝缘层与多个栅极导电层，沿着所述沟道层的侧壁交替层叠；

栅极介质层，位于所述多个层间绝缘层与所述沟道层的侧壁之间；

漏极，位于所述沟道层的顶部；以及

源极，位于所述多个存储单元的相邻两个存储单元之间的衬底中；

在所述多个存储单元的每一个周围，进一步包括多个第二栅极介质层和多个第二沟道层，第二沟道层直接接触源极。

2.如权利要求1所述的三维半导体器件，其中，所述沟道层和/或第二沟道层的平行于衬底表面的截面形状包括选自矩形、方形、菱形、圆形、半圆形、椭圆形、三角形、五边形、五角形、六边形、八边形及其组合的几何形状，以及包括选自所述几何形状演化得到的实心几何图形、空心环状几何图形、或者空心环状外围层与绝缘层中心的组合图形。

3.如权利要求1所述的三维半导体器件，其中，所述栅极介质层进一步包括隧穿层、存储层、阻挡层。

4.如权利要求3所述的三维半导体器件，其中，所述栅极介质层和/或第二栅极介质层与所述栅极导电层之间还包括氮化物的阻挡层。

5.如权利要求1所述的三维半导体器件，其中，所述第二沟道层与所述沟道层材质相同或者不同。

6.如权利要求1所述的三维半导体器件，其中，所述源极、沟道层与漏极构成第一电流通道，所述源极、第二沟道层以及位于第二沟道层顶部的第二漏极构成多个第二电流通道以增大开态电流和开关比。

7.一种三维半导体器件的制造方法，包括步骤：

在存储单元区的衬底上形成第一材料层与第二材料层的堆叠结构；

刻蚀所述堆叠结构形成多个孔槽；

在所述多个孔槽中形成栅极介质层和沟道层；

填充所述沟道层顶部形成漏极；

选择性刻蚀去除第二材料层，留下多个横向的凹槽以及暴露衬底的垂直沟槽；

在所述凹槽中形成栅极导电层；

在所述垂直沟槽底部的衬底中形成源极；

在所述垂直沟槽中，在所述多个第一材料层之间、所述源极上形成多个第二栅极介质层和第二沟道层，第二沟道层直接接触源极。

8.如权利要求7所述的三维半导体器件制造方法，其中，所述栅极介质层进一步包括隧穿层、存储层、阻挡层。

9.如权利要求7所述的三维半导体器件制造方法，其中，所述栅极介质层与所述栅极导电层之间还包括氮化物的阻挡层。

10.如权利要求7所述的三维半导体器件制造方法，其中，所述第二沟道层与所述沟道层材质相同或者不同。