[发明专利]一种上拉双扩散金属氧化物半导体及其制作方法

说明书

技术领域

本发明涉及一种半导体器件，更具体地说，本发明涉及一种上拉DMOS(双扩散金属氧化物半导体)器件及其制作方法。

背景技术

DMOS被广泛应用于电路中。典型地，对于下拉(low-side)DMOS而言，由于其源极电势通常为零电势，其终端(in termination)的源极和体区均连接至隔离环。因此，无需额外的层来执行下拉DMOS与其他器件之间的隔离或者来提高其击穿电压。因此，其终端面积(termination area)可以非常小。但是，对上拉(high-side)DMOS而言，由于其特殊的工作环境(如：上拉DMOS源漏间的电压降很高，且其源极电势为浮着的电位)，通常需要完全的隔离措施。一种现行的实现完全隔离的做法为将上拉DMOS的N型阱区进行延伸，如图1a所示，使得上拉DMOS的源极和体区均被该N型阱区环绕。然而，这可能会降低终端P型基区和N型阱区之间的击穿电压。

一种改进的做法为在终端N型阱区中插入P型阱区。如图1b所示，部分环绕P型基区12的P型阱区11植入在N型阱区10内。其中，P型基区12作为体区。这种方法将P型基区和N型阱区直接的击穿电压转移为P型阱区与N型阱区之间的击穿电压。而通常情况下，在DMOS中，P型阱区与N型阱区之间的击穿电压远远高于P型基区与N型阱区之间的击穿电压。然而，插入的P型阱区需要消耗大的面积，从而增大了器件的尺寸。

发明内容

因此本发明的目的在于解决现有技术的上述技术问题，提出一种改进的上拉双扩散金属氧化物半导体。

根据上述目的，本发明提出了一种上拉双扩散金属氧化物半导体,包括：具有第一掺杂类型的衬底；形成在衬底内的具有第二掺杂类型的掩埋层；形成在衬底上的外延层；形成在外延层内具有第二掺杂类型的第一阱区；形成在外延层内具有第一掺杂类型的第二阱区，所述第二阱区毗邻第一阱区；形成在第一阱区内具有第一掺杂类型的基区，所述基区和第一阱区形成体-阱结；形成在基区内的具有第一掺杂类型的体接触区；形成在基区内的具有第二掺杂类型的源接触区，所述源接触区毗邻体接触区；形成在第一阱区内的具有第二掺杂类型的漏接触区；形成在外延层上的场氧；形成在外延层上的栅氧；厚栅氧，所述厚栅氧部分形成在栅氧上，部分形成在外延层上，部分形成在场氧上；形成在场氧、栅氧和厚栅氧上的多晶硅栅，所述多晶硅栅包括终端部分和普通部分，所述终端部分包括在体-阱结上的有源多晶硅、在栅氧和厚栅氧上的第一延伸多晶硅、以及在厚栅氧和场氧上的第二延伸多晶硅；与体接触区和源接触区接触的源极电极；与漏接触区接触的漏极电极；以及与多晶硅栅的普通部分接触的栅极电极。

根据上述目的，本发明还提出了一种制作上拉双扩散氧化物半导体的方法，包括：在衬底上形成N型掩埋层；在衬底上形成外延层；在外延层内形成N型阱区和P型阱区；在外延层上形成场氧，所述外延层的部分区域被所述场氧所覆盖；在外延层上形成栅氧，在部分场氧、部分外延层和部分栅氧上形成厚栅氧，其中外延层未被场氧覆盖的区域被栅氧和厚栅氧覆盖；在场氧、栅氧和厚栅氧上形成多晶硅栅，所述多晶硅栅包括终端部分和普通部分，所述终端部分包括有源多晶硅、形成在栅氧和厚栅氧上的第一延伸多晶硅，以及形成在厚栅氧和场氧上的第二延伸多晶硅；在N型阱区内形成P型基区，所述P型基区和N型阱区形成体-阱结，所述体-阱结在有源多晶硅的下方；在P型基区内形成体接触区和源接触区，在N型阱区内形成漏接触区；形成与体接触区和源接触区接触的源极电极、与漏接触区接触的源极电极、以及与多晶硅栅的普通部分接触的栅极电极。

根据本发明各方面的上述上拉双扩散金属氧化物半导体及其制作方法在小的终端面积情况下具有更高的击穿电压。

附图说明

图1a示意性地示出了一现有上拉DMOS的剖视图；

图1b示意性地示出了另一现有上拉DMOS的剖视图；

图2示意性地示出了根据本发明一实施例的上拉DMOS 100的剖面图；

图3示意性地示出了根据本发明另一实施例的上拉DMOS 200的剖面图；

图4示意性地示出了根据本发明又一实施例的上拉DMOS 300的剖面图；

图5-13示意性地示出了根据本发明又一实施例的上拉DMOS的制作流程图。

具体实施方式