[发明专利]一种电阻转变随机存储器RRAM的选通电路及选通方法

说明书

技术领域

本发明涉及存储器技术领域，特别涉及一种电阻转变随机存储器RRAM的选通电路及选通方法。

背景技术

人类进人信息时代，对于信息存储的需求也越来越高。海量的信息不仅要求更高的存储密度，对于存储器的响应速度和可靠性也提出了新的要求。在此背景下，半导体工业一直在寻找一种高速度、高密度、低功耗的新型非易失性存储器。所谓非易失性是指随机存储器即便在断电的情况下依然能够保留所存储的信息，这对于信息存储的安全性和稳定性无疑是非常重要的。

尽管静态随机存储器(SRAM)和动态随机存储器(DRAM)的响应速度非常快，但两者都是易失性的，为了保持其中的数据则必须对存储器进行反复的刷新，既增大了能耗又增加了额外的外围电路。而当前市场上主导的非易失性存储器是基于电荷存储机理的闪存，随着存储密度的提高和存储单元尺寸的减小，电荷发生隧穿的几率也越来越高，因此闪存的存储密度已经越来越接近于其本征极限，难以进一步提高。

此外，闪存低的写入速度也是它的一大缺陷(大于1微秒)。磁性随机存储器(MRAM)与铁电随机存储器(FRAM)同样面临着小型化的难题。在这种环境下，一种新型的电阻转变随机存储器(RRAM，简称阻变存储器)以其非易失性、高响应速度、高存储密度和简单的器件结构引起了科学界与工业界的广泛兴趣。

阻变存储器是通过外电场的作用使器件在其两个或多个不同的电阻值之间转变来实现存储，一旦转变发生器件将保留当前的阻值，被广泛认为是下一代非易失性存储器。

现存大多数存储器的存储方式都是通过存储单元来存储数据的。而对于容量日益增大的存储器来说，存储单元的数量也在急剧增长。因此，优化读写操作时的存储单元的选通方法对提高存储器的读写速度上有很大帮助。而一直沿用至今的主要选通方法是行列交叉选通。

图1展示了一种传统存储器的存储空间选通情况的示意图。如图1所示，传统存储器包括存储阵列、行译码器、列译码器。其中，行译码器用于选通某一行，列译码器用于选通某一列。若要存储单元选通，则必须同时行列选通，只有处在行列交叉点的存储单元才会被选通。这就是传统行列交叉选通。

图2展示了另一种传统存储器的存储空间选通情况的示意图。如图2所示，存储器包括存储阵列、行译码器、列译码器、数据通道、读写模式选择、写驱动、灵敏放大器。其中，行译码器译码的输出数据控制选通一行，列译码器译码输出选通某一列，经过数据通道将数据总线汇总，再经过数据选择器控制读写模式切换，最后选择连接写驱动电路还是灵敏放大电路。由此可知这个过程中译码器的作用只是选通存储单元，并不参与读写过程。

不难发现，上述的选通方法思路简单，操作起来方便易行，但是缺点也很明显，即功耗很大、资源利用率很低、而且在同一时间只能选通一个存储单元。对于日益增长的存储器速度指标来说显然是不够的。尤其对于阻变式存储器(Resistive Random Access Memory，RRAM)来说，由于引入了初始化(Forming)操作，同时对多位选通甚至整个阵列的选通的需求就越来越迫切。因此必须引入新的选通机制来提高存储器的存储效率及工作速度。

发明内容

本发明所要解决的技术问题是提供一种提升电阻转变随机存储器RRAM读写效率的选通电路及方法。

为解决上述技术问题，本发明提供了一种电阻转变随机存储器RRAM的选通电路，包括：行译码器、列译码器、第一数据选择器以及第二数据选择器；所述第二数据选择器连接控制信号；所述控制信号包括：读使能信号和写使能信号，用于选择存储器的工作模式，即读出或者写入；所述第二数据选择器分别与所述第一数据选择器以及所述RRAM的外围电路相连，用于数据的读出或者写入；其中，所述行译码器接收外部行选通地址信号，进行地址译码，并发送给RRAM的存储阵列，选通一行存储单元；所述列译码器接收外部列选通地址信号，进行地址译码，并发送给所述第一数据选择器，选通多列存储单元。

进一步地，所述第一数据选择器包括：多个数据选择开关；所述数据选择开关的数量与所述RRAM存储阵列的列数相同。

进一步地，所述数据选择开关的输入端与所述RRAM存储阵列的行线相连；所述数据选择开关的输出端与所述第二数据选择器的输入端相连；所述数据选择开关的控制端与所述列译码器的输出端相连。