[发明专利]一种半导体器件的制造方法

说明书

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在半导体衬底上形成有栅极结构；在半导体衬底的将要形成源/漏区的部分中形成弓状凹槽；执行高温退火处理，使弓状凹槽转变为U型凹槽；蚀刻所述高温退火后形成的U型凹槽，以形成∑状凹槽，并对∑状凹槽实施低温退火处理；在∑状凹槽中形成嵌入式锗硅层。根据本发明，可以进一步提升∑状凹槽轮廓的分布均匀性以及后续工艺形成的嵌入式锗硅层的厚度的均一性，降低选择性外延生长锗硅的温度，进而进一步增强嵌入式锗硅层对器件沟道区所施加的压应力，也可以改善器件电性能在晶圆内分布的均匀性。

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种形成嵌入式锗硅的方法。

背景技术

随着半导体器件尺寸的不断减小，对于金属-氧化物-半导体场效应晶体管(MOSFET)而言，通常采用各种应力技术来增大通过MOS晶体管的电流，例如双应力线(DSL)、应力记忆技术(SMT)、嵌入式锗硅等。

对于PMOS晶体管而言，为了提高其沟道中载流子的迁移率，在PMOS晶体管将要形成源/漏区的部分制作凹槽以外延生长嵌入式锗硅的技术已经成为广为关注的热点。对于具有45nm以下节点的半导体制造工艺，由于器件尺寸的按比例缩小，器件沟道的长度也相应缩短，因此，有相关研究指出在PMOS晶体管将要形成源/漏区的部分制作侧壁向器件沟道方向内凹的凹槽可以有效缩短器件沟道的长度，满足器件尺寸按比例缩小的要求；同时，这种凹槽具有在栅极间隙壁下方较大下切的特点，由此，在这种凹槽中外延生长的嵌入式锗硅可以对器件沟道区产生更大的应力。

制作具有上述特点的凹槽的基本步骤包括：如图1A所示，先利用干法蚀刻在半导体衬底100中形成碗状凹槽101；如图1B所示，再利用湿法蚀刻在半导体衬底100的构成材料的不同晶向上的蚀刻速率的不同，即所述湿法蚀刻具有的相对于半导体衬底100的构成材料的水平及垂直方向的蚀刻速率快、其它方向蚀刻速率慢的特点，在半导体衬底100中形成所述侧壁向器件沟道方向内凹的凹槽102。所述干法蚀刻过程结束之后，碗状凹槽101的侧壁和底部的表面受等离子体轰击的影响，产生晶格畸变错位，进而导致下一步实施的湿法蚀刻过程中的硅蚀刻速度不均匀，造成晶圆内凹槽轮廓的不均匀性，从而使得器件电性能在晶圆内的分布存在巨大差异；同时，碗状凹槽101的侧壁的表面也会受到所述干法蚀刻采用的蚀刻气体中的氧或氮原子轰击所引起的掺杂污染，上述现象均会使碗状凹槽101的侧壁的表面状况变差。由于后续实施的各向异性的湿法蚀刻对碗状凹槽101的侧壁的表面状况极为敏感，即碗状凹槽101的侧壁的表面状况越差，所述湿法蚀刻的效果就越差，最终导致无法有效地形成所述侧壁向器件沟道方向内凹的凹槽102。此外，对于蚀刻速率相对较慢的晶向而言，例如半导体衬底100的<111>晶向，所述湿法蚀刻过程结束之后，所述侧壁向器件沟道方向内凹的凹槽102的位于该晶向的晶面上将会产生物理性质较差的点位，这些点位源于蚀刻电浆的轰击。在后续外延生长嵌入式锗硅的过程中，需要的锗硅生长工艺温度较高，而且锗硅在这些点位的生长受到影响，容易出现层错缺陷，进而影响对形成的嵌入式锗硅的厚度均一性的控制。最终，所形成的嵌入式锗硅的各部分高低深浅不一，其整体对PMOS晶体管的沟道区施加的应力也会减弱。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构；在所述半导体衬底的将要形成源/漏区的部分中形成弓状凹槽；执行高温退火处理，使所述弓状凹槽转变为U型凹槽；蚀刻所述高温退火后形成的U型凹槽，以形成∑状凹槽，并对所述∑状凹槽实施低温退火处理；在所述∑状凹槽中形成嵌入式锗硅层。

进一步，形成所述弓状凹槽的步骤包括：先对所述半导体衬底的将要形成源/漏区的部分进行干法蚀刻以形成凹槽，然后对所述凹槽进行湿法蚀刻。

进一步，所述干法蚀刻为执行次序可调换的由各向同性蚀刻和各向异性蚀刻构成的两步蚀刻。