[发明专利]阵列基板及其制作方法、显示装置

说明书

技术领域

本发明涉及液晶显示领域，特别是指一种阵列基板及其制作方法、显示装置。

背景技术

平面电场技术作为TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示器)的一种主流宽视角技术，具有超宽视角、高开口率、低响应时间等优点。目前的平面电场技术中，一般是采用6次构图工艺来制作阵列基板，生产工序比较多，导致阵列基板的制作成本较高；为降低阵列基板的制作成本，可以在沟道处采用HTM(Half Tone Mask，半色调掩膜)或者是SSM(Single Slit Mask，单狭缝掩模)进行构图，以一次构图工艺同时形成有源层的图案和源漏金属层的图案，从而实现以5次构图工艺制作阵列基板，减少了生产工序，提高了生产效率。

然而，在以5次构图工艺制作阵列基板的工艺中，由于没有采用单独的构图工艺来制作有源层的图案，因此除沟道区域外，源漏金属层的下方均存在有源层，这就造成在有效显示区域，由源漏金属层构成的数据线处的膜层高度与相邻区域的膜层高度差距比较大，因此在进行摩擦工艺时(目前普遍采用的是摩擦聚酰亚胺液来使液晶分子的排布变得有序)，阵列基板上数据线处附近的区域不容易被摩擦到，从而导致数据线处附近的区域液晶排布紊乱，一旦该区域没有BM(Black Matrix，黑矩阵)的覆盖，就会发生漏光现象，然而如果设置BM来覆盖该区域，就又会降低像素的开口率。

发明内容

本发明要解决的技术问题是提供一种阵列基板及其制作方法、显示装置，能够减小阵列基板上数据线处与相邻区域的段差，从而在进行摩擦工艺时，增大聚酰亚胺液被摩擦到的范围，在不降低像素开口率的情况下，降低漏光风险。

为解决上述技术问题，本发明的实施例提供技术方案如下：

一方面，提供一种

(参考权利要求)

本发明的实施例具有以下有益效果：

上述方案中，基板上相邻的第一区域和第二区域之间的段差超过阈值，在基板上设置有段差补偿图案，在垂直于基板的方向上段差补偿图案与第一区域以及第二区域均存在重叠，且段差补偿图案不超出第一区域和第二区域，这样在第一区域和第二区域的交界处能够形成台阶结构，减小阵列基板上第一区域与第二区域的段差，从而减小聚酰亚胺液覆盖区域的段差，在进行摩擦工艺时，增大聚酰亚胺液被摩擦到的范围，在不降低像素开口率的情况下，降低漏光风险。

附图说明

图1为现有阵列基板的平面示意图；

图2为图1所示阵列基板的A-B截面示意图；

图3为现有阵列基板的制作方法的流程示意图；

图4为本发明实施例一阵列基板的平面示意图；

图5为图4所示阵列基板的A-B截面示意图；

图6为本发明实施例一阵列基板的制作方法的流程示意图；

图7为本发明实施例二阵列基板的平面示意图；

图8为图7所示阵列基板的A-B截面示意图；

图9为本发明实施例二阵列基板的制作方法的流程示意图；

图10为本发明实施例二利用有源层形成段差补偿图案的流程示意图。

附图标记

10栅金属层    11栅绝缘层   12有源层

13源漏金属层  14像素电极   15钝化层

16公共电极    17取向层     18半色调掩膜处

19光刻胶      20段差补偿图案

具体实施方式

为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明的实施例针对现有技术中由源漏金属层构成的数据线处的膜层高度与相邻区域的膜层高度差距比较大，因此在进行摩擦工艺时阵列基板上数据线处附近的区域不容易被摩擦到，从而导致数据线处附近的区域液晶排布紊乱的问题，提供一种阵列基板及其制作方法、显示装置，能够减小阵列基板上数据线处与相邻区域的段差，从而在进行摩擦工艺时，增大聚酰亚胺液被摩擦到的范围，在不降低像素开口率的情况下，降低漏光风险。

本发明实施例提供了一种阵列基板，包括基板以及位于所述基板上相邻的第一区域和第二区域，所述第一区域和第二区域的段差超过阈值，其中，所述基板上设置有段差补偿图案，在垂直于基板的方向上所述段差补偿图案与所述第一区域以及第二区域均存在重叠，且所述段差补偿图案不超出所述第一区域和所述第二区域。