[发明专利]FinFET器件和方法

说明书

技术领域

本发明涉及半导体领域，更具体地，涉及FinFET器件和方法。

背景技术

半导体制造商面临着不断的挑战以符合摩尔定律。他们不断努力以不断降低部件尺寸，诸如有源和无源器件、互连线的宽度及厚度，并降低了功耗，以及提高器件密度、线密度和操作频率。

随着半导体器件越来越小，它们显示出降低的性能。例如，平面金属氧化物半导体场效应(MOSFET)晶体管栅极没有充分控制沟道的能力。此外，仅举几例，尺寸的减小导致了沟道中较低的电流、漏电流和短沟道效应。

半导体工业提出了抛弃平面结构并引入三维(3D)部件的解决方案。例如，沟道具有在所谓的FinFET晶体管中通常称为“鳍”的3D条的形状或相似的3D结构。3D沟道能够从多于一侧进行控制，这样可以促使在器件功能上的改进。此外，FinFET晶体管具有更高的漏电流，具有更高的开关速度、更低的开关电压、更低的泄漏电流和消耗更少的功率。

除上文提到的挑战之外，半导体制造商还要处理更多与特定的器件功能相关的具体的挑战。例如，可用于开关或其他高功率应用的高压MOSFET需要设计为具有较高的击穿电压。电压击穿通常由齐纳效应或雪崩效应引起且高度依赖于特定器件的实施。

发明内容

为解决上述问题，本发明提供了一种半导体器件，包括：衬底，具有多个从衬底中延伸出来的鳍；第一阱，具有第一导电类型，位于衬底中；第二阱，具有第一导电类型，位于衬底中，第一阱的掺杂剂浓度高于第二阱的掺杂剂浓度；栅极堆叠，覆盖第一阱和第二阱之间的结；源极区域，具有第二导电类型，位于第一阱中；以及漏极区域，具有第二导电类型，位于第二阱中。

该半导体器件进一步包括位于第一阱中的第一伪栅极和位于第二阱中的第二伪栅极。

其中，击穿电压为介于约8V和约15V之间。

其中，沟道长度为介于约0.01μm和约1μm之间。

其中，源极区域和漏极区域包括应力诱导材料。

其中，沟道具有第一部分和第二部分，第一部分具有位于源极区域中的应力诱导材料的边缘和第一阱及第二阱之间的结之间的第一宽度，第二部分具有位于漏极区域中的应力诱导材料的边缘和第一阱及第二阱之间的结之间的第二宽度，第一宽度大于第二宽度。

其中，沟道具有第一部分和第二部分，第一部分具有位于源极区域中的应力诱导材料的边缘和第一阱及第二阱之间的结之间的第一宽度，第二部分具有位于漏极区域中的应力诱导材料的边缘和第一阱及第二阱之间的结之间的第二宽度，第一宽度小于第二宽度。

其中，沟道具有第一部分和第二部分，第一部分具有位于源极区域中的应力诱导材料的边缘和第一阱及第二阱之间的结之间的第一宽度，第二部分具有位于漏极区域中的应力诱导材料的边缘和第一阱及第二阱之间的结之间的第二宽度，第一宽度等于第二宽度。

此外，还提供了一种半导体器件，包括：衬底，具有多个沟槽和插入到邻近的沟槽之间的鳍，以第一导电类型轻掺杂衬底；第一区域，位于衬底中，以第一导电类型掺杂第一区域，第一区域的掺杂剂浓度高于衬底的掺杂剂浓度；第二区域，位于衬底中，第二区域具有衬底的掺杂剂浓度；第一源极/漏极区域，具有第二导电类型，位于第一区域中；以及第二源极/漏极区域，具有第二导电类型，位于第二区域中。

该半导体器件进一步包括位于衬底的第一区域中的第一伪栅极和位于衬底的第二区域中的第二伪栅极。

其中，击穿电压介于约8V和约15V之间。

其中，沟道长度介于约0.01μm和约1μm之间。

其中，第一区域的第一掺杂剂浓度介于约1E17cm^-3和约5E18cm^-3之间。

其中，第二区域具有第二掺杂剂浓度，且第二掺杂剂浓度介于第一掺杂剂浓度的约1％和约50％之间。

此外，还提供了一种制造半导体器件的方法，该方法包括：提供衬底，衬底的第一区域中具有第一导电类型的第一掺杂剂浓度，且衬底的第二区域中具有第一导电类型的第二掺杂剂浓度，第一掺杂剂浓度大于第二掺杂剂浓度，衬底具有从衬底中延伸出来的一个或多个鳍，一个或多个鳍延伸穿过第一区域和第二区域；在一个或多个鳍上方形成栅极堆叠，栅极堆叠与第一区域和第二区域的结重叠；以及在栅极堆叠的相对两侧上形成源极/漏极区域，使得第一源极/漏极区域位于第一区域中且第二源极/漏极区域位于第二区域中。

该方法进一步包括：使位于第一区域和第二区域中的鳍的一部分凹进；以及在鳍的凹进的一部分上方外延生长半导体材料。