[发明专利]刻蚀方法

说明书

本发明提供了一种刻蚀方法，包括：在所述半导体衬底上形成介质层，之后在所述介质层上形成第一掩模材料层，并刻蚀所述第一掩模材料层形成第一掩模；之后对所述第一掩模进行刻蚀后处理工艺，并以后刻蚀处理工艺后的第一掩模为掩模刻蚀所述介质层，在介质层内形成沟槽。所述刻蚀后处理工艺一方面可有效去除刻蚀第一掩模材料层时形成的副产物，避免这些副产物吸附在第一掩模上，以提高第一掩模的精度；另一方面，在去除这些副产物后，在后续刻蚀介质层时，可有效避免这些副产物与刻蚀气体、第一掩模的材料以及介质层再次反应形成其他副产物，进而避免上述各副产物破坏形成于介质层内的沟槽的形貌，优化沟槽的形貌。

技术领域

本发明涉及半导体技术领域，尤其是涉及一种刻蚀方法。

背景技术

随着半导体技术发展，器件的集成度不断增加，器件特征尺寸(CriticalDimension，CD)越来越小。而随着特征尺寸的逐渐减小，互连结构之间寄生电容等原因而产生的RC延迟(RC delay)对半导体器件的影响越来越大。

降低互连结构中介质层材料的K值是有效降低RC延迟的方法之一。近年来，低K介电材料(K＜3)已逐渐成为介质层的主流材料，且随着半导体器件发展需求，所采用的介质层材料的K值不断减小。

现有技术还采用电阻系数更小的铜来取代传统的铝作为互连结构中的金属插塞的材料，以降低金属插塞自身的电阻。同时，由于铜的熔点高，且抗电致迁移能力也比较强，相对于传统的铝材料的金属插塞，能够承载更高的电流密度，进有利于而提高形成的芯片的封装密度。具体地，现有技术采用大马士革(Damascene)或者双大马士革(DualDamascene)工艺形成铜的金属插塞。

参考图1，所述大马士革结构形成工艺包括：

在半导体衬底(图中未显示)上形成介质层10，在所述介质层10上形成第一掩模11，之后在第一掩模11上覆盖第二掩模(多为光刻胶掩模)14，之后先沿着第二掩模14刻蚀介质层10在介质层10内形成开孔；在去除第二掩模14露出第一掩模11后，再沿第一掩模11刻蚀介质层10，在介质层10内形成沟槽。之后再向所述介质层10内的沟槽和开孔内填充金属材料，形成插塞。

此外，在所述第一掩模11和第二掩模14间往往还形成牺牲层12和抗反射层13等结构，以提高第二掩模14开口的精确度，从而提高形成于介质层10内的沟槽和开孔的精度，进而提高后续所形成的插塞的性能。

但即使如此，在实际操作过程中刻蚀形成的沟槽和开孔的形貌较差，进而影响后续形成的插塞性能。为此，如何提高大马士革结构形成工艺中，形成于介质层内的沟槽和开孔的形貌是本领域技术人员亟需解决的问题。

发明内容

本发明解决的问题是提供一种刻蚀方法，对介质层进行刻蚀，提高刻蚀所述介质层内所形成的沟槽的形貌，进而优化形成于介质层中器件的性能。

为解决上述问题，本发明提供一种刻蚀方法，所述刻蚀方法包括：

提供半导体衬底；

在所述半导体衬底上形成介质层；

在所述介质层上形成第一掩模材料层，刻蚀所述第一掩模材料层形成第一掩模；

对所述第一掩模进行刻蚀后处理工艺；

以完成刻蚀后处理工艺的第一掩模为掩模刻蚀所述介质层，在介质层内形成沟槽。

可选地，所述刻蚀后处理工艺包括：

通入修复气体，在所述第一掩模的刻蚀表面形成保护层。

如权利要求2所述的刻蚀方法，可选地，所述修复气体为甲烷和氧气的混合气体、二氧化碳和一氧化碳的混合气体、氮气和氢气的混合气体、二氧化碳或氮气。

可选地，所述刻蚀后处理工艺的参数包括：