[发明专利]用于形成嵌入式锗硅源/漏结构的方法

说明书

技术领域

本发明一般地涉及半导体制造工艺，尤其涉及一种用于形成嵌入式锗硅源/漏结构的方法。

背景技术

目前，影响场效应晶体管性能的主要因素在于载流子的迁移率，其中载流子的迁移率会影响沟道中电流的大小。场效应晶体管中载流子迁移率的下降不仅会降低晶体管的切换速度，而且还会使开和关时的电阻差异缩小。因此，在互补金属氧化物半导体场效应晶体管(CMOS)的发展中，有效提高载流子迁移率一直都是晶体管结构设计的重点之一。

常规上，CMOS器件制造技术中将P型金属氧化物半导体场效应晶体管(PMOS)和N型金属氧化物半导体场效应晶体管(NMOS)分开处理，例如，在PMOS器件的制造方法中采用压应力材料，而在NMOS器件中采用张应力材料，以向沟道区施加适当的应力，从而提高载流子的迁移率。其中，嵌入式锗硅(SiGe)技术(以下称为eSiGe技术)由于其能够对沟道区施加适当的压应力以提高空穴的迁移率而成为PMOS应力工程的主要技术之一。目前，存在两种锗硅应力引入技术，一种是在PMOS晶体管的源/漏区形成锗硅应力层，另一种是在栅极结构的正下方、在沟道区中形成锗硅应力层。

举例而言，现有技术PMOS嵌入式锗硅源/漏制造工艺可包括以下步骤：

(1)在半导体衬底(例如，硅基底)上生成栅极氧化层；

(2)在栅极氧化层上沉积多晶硅层；

(3)对多晶硅层进行离子掺杂；

(4)在经离子掺杂的多晶硅层上沉积氮化硅层作为硬掩膜层；

(5)在硬掩膜层上形成图案化的光刻胶层，定义多晶硅层所形成的栅极的位置；

(6)以图案化的光刻胶层为掩膜，依次刻蚀硬掩膜层、多晶硅层及栅极氧化层，并去除图案化的光刻胶层；

(7)在上述结构的表面，即半导体衬底、硬掩膜层的表面，及栅极氧化层、多晶硅层和硬掩膜层的侧面，沉积氧化层；

(8)在氧化层的表面上沉积氮化层；

(9)进行光刻工艺；

(10)干法异向刻蚀氮化层，形成位于栅极氧化层、多晶硅层和硬掩膜层两侧的侧墙，刻蚀停止在氧化层的表面；

(11)干法异向刻蚀氧化层，形成位于栅极氧化层、多晶硅层和硬掩膜层两侧的侧墙，刻蚀停止在半导体衬底的表面，此外将对硬掩膜层造成一定的刻蚀；

(12)继续刻蚀具有侧墙的多晶硅层两侧的半导体衬底，形成硅基底凹陷区；

(13)在硅基底凹陷区中外延生长锗硅，即将锗硅填充在凹陷区内；

(14)以锗硅为基础，进行深离子注入形成源极和漏极(例如，对于PMOS而言，形成源极和漏极时注入的元素类型为P型，即硼、氟化硼等)；以及

(15)进行其它后续工艺。

然而，在外延生长锗硅的过程中，由于化学气相沉积(CVD)氧化层的eSiGe选择性差以及表面形貌不佳等原因，在多晶硅层的肩部很容易形成诸如突起之类的缺陷。例如，在实践中，如图1所示，在选择性锗硅生长之后在NMOS/PMOS区域上发现突起状缺陷101。

因此，有必要开发一种用于形成嵌入式锗硅源/漏结构同时克服多晶硅层肩部缺陷的方法。

发明内容

在现有技术中，在形成嵌入式锗硅源/漏结构时无法抑制多晶硅层肩部缺陷的生成。

有鉴于此，本发明提供了用于形成嵌入式锗硅源/漏结构同时克服多晶硅层肩部缺陷的方法。

根据本发明的一个实施例，提供了一种用于形成嵌入式锗硅源/漏结构的方法。该方法包括以下步骤：提供前端器件结构，前端器件结构包括半导体衬底和位于半导体衬底上的栅极结构；在前端器件结构的表面上形成氧化层；在氧化层的表面上形成氮化硅膜，其中在栅极结构两侧具有包括氧化层和氮化硅膜的侧墙；进行光刻工艺，定义源极和漏极的位置；进行刻蚀工艺，在半导体衬底中要形成源极和漏极的位置形成凹陷区，其中在刻蚀工艺期间或者在刻蚀工艺完成之后对氧化层进行氮化以形成氮氧化硅覆盖层；在凹陷区中外延生长嵌入式锗硅；以及以嵌入式锗硅为基础进行离子注入形成源极和漏极。

优选地，在上述刻蚀工艺中，依次进行干法刻蚀步骤和湿法刻蚀步骤。

优选地，在干法刻蚀步骤之后且在湿法刻蚀步骤之前对氧化层进行氮化以形成氮氧化硅覆盖层。

优选地，在湿法刻蚀步骤之后且在外延生长嵌入式锗硅之前对氧化层进行氮化以形成氮氧化硅覆盖层。

优选地，氮氧化硅覆盖层中氮的原子百分含量为5％－30％。

优选地，氮化过程使用射频或微波等离子体氮化方法。