[发明专利]铜互连结构的形成方法

说明书

一种铜互连结构的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成介质层；在所述介质层中形成孔槽结构；在所述孔槽结构的底部和侧壁形成铜锰层；在所述铜锰层上形成填充满所述孔槽结构的铜层。所述形成方法在介质层中形成孔槽结构之后，继续在所述孔槽结构的底部和侧壁形成铜锰层，然后在铜锰层上形成填充满所述孔槽结构的铜层，防止铜互连结构中出现空隙，提高铜互连结构的质量，并降低铜互连结构的形成工艺难度。

技术领域

本发明涉及半导体制造领域，尤其涉及一种铜互连结构的形成方法。

背景技术

随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术广泛使用。传统的金属互连是由铝金属制成的，但随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电流密度不断增大，要求的响应时间不断减小，传统铝互连线已经不能满足要求。随着工艺尺寸减小，铜互连线技术已经取代了铝互连线技术。与铝相比，金属铜的电阻率更低，铜互连线可以降低互连线的电阻电容(RC)延迟，改善电迁移，提高器件的可靠性。

铜金属层或铜薄膜的形成方法包括：物理气相沉积(PVD)、化学气相沉积(CVD)和电镀法。由于电镀法成本较低且沉积速度较快，所以成为铜互连工艺中的主流方法。

一般铜电镀过程是将半导体基底作为镀件连接至电源负极，将镀材金属铜连接至电源正极，并使所述半导体基底接触电镀溶液，利用电源正负极之间的电位差使电流从镀材金属流向半导体基底，从而使电镀溶液中的铜离子还原沉积至半导体基底上，而连接于电源正极的镀材金属铜则发生氧化电解，形成铜离子进入电镀溶液中，使得电镀溶液中铜离子的浓度维持平衡。

在电镀过程中，金属铜的沉积速率与电场强度成正比，电源的输出功率越高，半导体基底上的电场强度也就越大，金属铜的电镀速率也就越快。因此，在实际生产中，往往通过控制电源的输出功率或者电流来控制电镀速率。

在常规的电镀工艺过程中，由于电镀液中的促进剂分布不均匀，使得接触孔或沟槽上方的铜薄膜的厚度比其他部分的铜薄膜的厚度大。随着工艺水平的不断提高，器件的特征尺寸(critical dimension，CD)不断减小，接触孔和沟槽结构的宽度不断减小，其深宽比越来越大，在接触孔或沟槽结构内容易出现缺陷：即随着电镀过程的继续，铜薄膜提前封口，并没有完全填充，导致接触孔或沟槽结构内部形成空隙(void)缺陷，从而降低器件的可靠性。

发明内容

本发明解决的问题是提供一种铜互连结构的形成方法，以消除或减少空隙缺陷的形成，提高铜互连结构的可靠性。

为解决上述问题，本发明提供一种铜互连结构的形成方法，包括：

提供半导体衬底；

在所述半导体衬底上形成介质层；

在所述介质层中形成孔槽结构；

在所述孔槽结构的底部和侧壁形成铜锰层；

在所述铜锰层上形成填充满所述孔槽结构的铜层。

可选的，形成所述铜锰层包括：

采用溅镀方法形成锰掺杂的氮化铜层；

采用第一温度分解处理所述锰掺杂的氮化铜层，直至形成所述铜锰层。

可选的，所述第一温度的范围为200℃～400℃。

可选的，所述铜锰层的厚度范围为

可选的，采用原子层沉积工艺在所述孔槽结构内形成所述铜锰层。

可选的，在所述铜锰层上形成所述铜层包括：

采用原子层沉积工艺在所述铜锰层上形成氮化铜层；