[发明专利]在硅化物形成之前在触点蚀刻之后添加的电介质衬里

说明书

本发明涉及一种在硅化物形成之前在触点蚀刻之后添加的电介质衬里。一种用于形成MOS晶体管的方法(100)包含提供(101)包含半导体表面的衬底，所述半导体表面具有：栅极电极，其在所述半导体表面上的栅极电介质上；电介质间隔件，其在所述栅极电极的侧壁上；源极及漏极，其在所述半导体表面中在所述栅极电极的相对侧上；以及金属前电介质PMD层，其在所述栅极电极上方和源极及漏极区域上方。穿过所述PMD层形成(102)接触孔以形成到所述栅极电极的触点和到所述源极及所述漏极的触点。接着，在到源极及漏极的所述触点上且在所述PMD层的侧壁上沉积(103)触点蚀刻后电介质层。从所述触点选择性地去除(104)所述触点蚀刻后电介质层以在所述PMD层的侧壁上留下电介质衬里。在到所述源极及所述漏极的所述触点上形成(105)金属硅化物层。

技术领域

所揭示实施例一般来说涉及半导体制作，更特定来说涉及互补金属氧化物半导体(CMOS)集成电路(IC)及来自其的IC装置的制作。

背景技术

MOS晶体管可在多晶硅的情形中在顶部半导体表面上(包含在源极/漏极区域上及在栅极电极上)包含金属硅化物触点以降低接触电阻且因此改进装置性能。在形成硅化物触点之前，穿过半导体表面上面的一或多个电介质层切削接触(或导通)孔，后续接着硅化物预清洁。所述接触孔的临界尺寸(CD)应足够大以避免高电阻(或断开)硅化物触点，但在大小上足够小以避免可因接触孔CD高于特定大小(过大的CD)而引起的泄露(或短路)。

在解决此问题的尝试中，可将处于触点掩模光刻级的CD图案化以提供减小的CD以补偿因硅化物预清洁而引起的触点CD大小增加。然而，光刻及蚀刻一般具有小的工艺窗口以可靠地产生减小的CD接触孔，此可导致引起高电阻(或电断开)触点的印刷故障。

发明内容

所揭示实施例认识到，针对常规硅化物触点形成，由于触点临界尺寸(CD)因在硅化物预清洁步骤期间进行蚀刻而扩大，因此栅极电极的接触孔与顶部拐角之间的电介质厚度可变小。栅极电极的接触孔(例如，稍后可用钨填充所述接触孔)与顶部拐角之间的所得薄电介质可在典型IC操作电压(例如，几伏)下断裂，从而导致装置故障及合格率损失。

所揭示实施例通过提供用于形成金属氧化物半导体(MOS)晶体管的方法而解决以上问题，所述MOS晶体管包含触点蚀刻与硅化物形成之间的已发现避免接触孔CD的硅化物预清洁扩大的添加的电介质层，所述添加的电介质层被认为帮助避免栅极与源极或漏极之间的相关联泄露(或短路)。此添加的电介质层在本文中称为“触点蚀刻后电介质层”，其在从触点的底部选择性去除同时保持于接触孔的侧壁上之后在本文中称为“电介质衬里”。

触点蚀刻后电介质层/电介质衬里可包括各种电介质层，例如氮化硅(SiN)、氮氧化硅(SiON)、碳化硅(SiC)或碳氮化硅(SiCN)。可通过在硅化物预清洁之前的Ar溅镀蚀刻(PSE)或反应性离子蚀刻(RIE)而选择性地去除触点的底部处的触点蚀刻后电介质层。所揭示电介质衬里在硅化物预清洁处理期间保护触点侧壁，此帮助消除或至少大大减小由于硅化物预清洁处理引起的触点CD增加，且因此改进触点/栅极电极短路工艺裕量。

附图说明

现在将参考不必按比例绘制的所附图式，其中：

图1是展示根据实例实施例的用于形成包含在硅化物形成之前在触点蚀刻之后添加的电介质衬里的MOS晶体管的实例方法中的步骤的流程图。

图2A到2D是展示根据实例实施例的形成具有带电介质衬里的所揭示金属栅极MOS晶体管的集成电路(IC)的实例方法的处理进程的横截面图。

图3是根据实例实施例的具有带电介质衬里的所揭示多晶硅栅极MOS晶体管的IC的横截面图式。

具体实施方式