[发明专利]埋入式字线及其隔离结构的制造方法

说明书

技术领域

本发明涉及一种埋入式字线及其隔离结构的制造方法，且特别涉及一种自行对准埋入式字线的制造方法。

背景技术

为提升动态随机存取存储器的集成度以加快元件的操作速度，以及符合消费者对于小型化电子装置的需求，近年来发展出埋入式字线动态随机存取存储器(buried word line DRAM)，以满足上述种种需求。

但是随着存储器的集成度增加，字线间距和存储器阵列的隔离结构都会不断缩小，导致种种不良影响。譬如存储器之间的泄漏(Cell-to-cell leakage)、字线之间的干扰(又称Row Hammer)、读写时间失效(tWR failure)、保持失效(retention failure)、位线耦合失效(Bit Line coupling failure)等。

因此，目前针对字线之间的干扰，有采用比埋入式字线还要深的隔离结构来改善上述问题的办法。但是，如此一来就必须改变原有的隔离结构制造工艺，将一道同时形成字线和隔离结构的光刻制造工艺，改为至少两道的光刻制造工艺，一道是制作较深的隔离结构，另一道是制作隔离结构之间的埋入式字线。

然而，因为元件本身的尺寸很小，所以往往会因为光刻制造工艺中的微小偏移，而导致埋入式字线与隔离结构之间的距离产生变化，而影响有源区的面积，严重者会因为面积变小而使阻值增加，进而影响元件本身的效能。

发明内容

本发明提供一种埋入式字线及其隔离结构的制造方法，能制作出自行对准的埋入式字线，以确保元件有源区内的面积符合规定。

本发明的埋入式字线及其隔离结构的制造方法，包括在一基板的表面上形成一多层掩膜结构，以露出部分基板，其中多层掩膜结构至少包括一第一氧化层、第一氮化层与一第二氧化层。以上述多层掩膜结构为蚀刻掩膜，蚀刻去除暴露出的基板，以形成多个隔离结构沟槽。在隔离结构沟槽内形成隔离材料，且隔离材料的顶部低于第二氧化层的表面。在隔离结构沟槽内的隔离材料上分别形成第一多晶硅层，再移除多层掩膜结构内的第二氧化层，以使上述第一多晶硅层凸出于第一氮化层。在第一多晶硅层的侧壁形成多晶硅间隔壁，然后在第一氮化层、第一多晶硅层与多晶硅间隔壁上共形地沉积一第三氧化层，以形成多个自行对准沟槽。在自行对准沟槽内形成第二多晶硅层，并露出第三氧化层的顶面。接着，以第二多晶硅层、第一多晶硅层与多晶硅间隔壁为蚀刻掩膜，蚀刻去除露出的第三氧化层、多层掩膜结构内的第一氮化层与第一氧化层，并持续蚀刻至基板内，以形成多个埋入式字线沟槽。在埋入式字线沟槽内形成埋入式字线。

基于上述，本发明利用先形成埋入式字线的隔离结构，再另外制作凸出的多晶硅层及多晶硅间隔壁，来形成自行对准的沟槽，以利后续形成埋入式字线。因此，本发明能避免传统因光刻制造工艺的对不准导致的埋入式字线偏移，并进而有效降低字线之间的干扰。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A至图1J是依照本发明的一实施例的一种埋入式字线及其隔离结构的制造流程剖面图。

其中，附图标记说明如下：

100：基板

100a：表面

102：多层掩膜结构

104：第一氧化层

106：第一氮化层

108：第二氧化层

110：碳层

112：氮氧化硅层

114：有源区隔离结构

116：有源区

118：掩膜层

120：第一沟槽

122：隔离结构沟槽

124：隔离材料

124a：顶部

126、134：多晶硅层

128：多晶硅间隔壁

130：第三氧化层

130a：顶面

132：自行对准沟槽

136：埋入式字线沟槽

138：栅极氧化层

140：埋入式字线

142：第二氮化层

d：距离

t：厚度

具体实施方式

本文中请参照附图，以便更加充分地体会本发明的概念，随附附图中显示本发明的实施例。但是，本发明还可采用许多不同形式来实践，且不应将其解释为限于底下所述的实施例。实际上，提供实施例仅为使本发明更将详尽且完整，并将本发明的范畴完全传达至所属技术领域中的技术人员。