[发明专利]基于大规模粗粒度嵌入式可重构系统及其处理方法

说明书

技术领域

本发明涉及嵌入式可重构系统领域，尤其涉及一种可应用于雷达、通信等场合的基于大规模粗粒度嵌入式可重构系统及其处理方法。

背景技术

通用处理器与专用集成电路(ASIC)是传统的计算机系统结构领域的两大主流算法。然而，随着应用领域对系统的性能、能耗、上市时间等指标需求的不断提高，这两种传统计算模式的弊端就暴露出来。

通用处理器方法适用范围广，但是计算效率低，专用集成电路虽然可以提高计算速度和计算效率，满足性能需求，但是ASIC器件的灵活性很差。

为了在灵活性和计算效率之间实现很好的权衡，可重构计算(reconfigurable computing)技术应运而生。可重构计算是当前计算机系统结构领域的发展趋势之一，它的架构介于通用处理器和ASIC之间，并且综合了二者长处。它通过对可重构设备进行配置，可以使之由一个通用的计算平台转化为一个专用的硬件系统，以完成具体的计算任务，相当于计算任务同时在时间和空间上展开，显示出了应用的灵活性和很高的计算性能。此外，可重构计算技术还具有系统能耗低、可靠性高、上市时间短等优势。这些优势使得可重构计算技术在各个应用领域尤其是嵌入式应用领域有着广阔的应用前景。很多在嵌入式领域中的主流应用，例如多媒体应用、加/解密应用以及通信应用等都非常适合利用可重构计算技术实现。当前的可重构计算技术主要还是用于尖端技术领域中的计算平台，但随着可重构逻辑器件成本逐渐降低，运行时可重构计算技术不断完善，我们有理由相信可重构计算技术具备的种种优势会使其在更多的领域里大有作为。

传统的可重构计算系统如ReMAP，AsAP，DRP等可重构系统架构，这些系统架构阵列重构阵列内的互联方式较为简单，在进行FIR滤波器运算时，其存在阵列利用率较低，运算FIR滤波器尤其是高阶FIR滤波器的周期较长等缺点，阵列间的互联没有充分考虑FIR滤波运算的并行，导致FIR的运算效率较低。此外，传统的可重构计算系统在同时保持FIR滤波运算中阶数变化的灵活性与较小的运算周期方面也存在较大问题。

发明内容

有鉴于此，本发明提出一种基于大规模粗粒度嵌入式可重构系统及其处理方法，通过提高计算并行度，优化流水线等方法实现了对高阶滤波器的高效率FIR运算。

为实现上述目的，本发明采用的技术方案是针对N阶FIR滤波器(N大于等于32)，其输入序列与滤波系数序列直接卷积得到输出序列，在直接型结构的基础上，用可重构处理器进行优化。

本发明提供了一种基于大规模粗粒度嵌入式可重构系统,其包括：系统总线、配置总线、嵌入式微处理器、外部存储器、中断控制器、直接内存访问控制器、片上数据存储器、片上配置信息存储器、可重构处理器和重构控制器；

可重构处理器用于映射FIR算法的数据，其中，通过分析FIR算法来确定FIR算法的运算流程，接着根据运算流程和FIR中数据输入特点制定数据输入方式，然后将FIR算法映射到所述可重构处理器上；

直接内存访问控制器将所需要使用到的配置信息和运算数据存入相应的片上配置信息存储器和片上数据存储器中；

嵌入式微处理器，通过对其设置可启动所述重构控制器，将配置信息从配置总线发送到所述可重构处理器，控制所述可重构处理器任务的执行，当可重构处理器完成当前任务后，发送中断信号给嵌入式微处理器；

系统总线，用于连接所述嵌入式可重构系统中的功能部件，包括外部存储器，直接内存访问控制器，嵌入式微处理器，中断控制器，可重构处理器，片上数据存储器；系统总线对于所有连接到其上的功能部件，都支持双向的数据访问。通过系统总线，嵌入式微处理器可以访问并控制系统中各个功能部件的工作状态，或从外部存储器和片上数据存储器中读取所需的指令和数据信息；此外，可重构处理器和直接内存访问控制器也可以通过系统总线访问片上数据存储器和外部存储器，读取或写入所需的数据信息；