[发明专利]基于大规模粗粒度嵌入式可重构系统及其处理方法

权利要求书

1.一种基于大规模粗粒度嵌入式可重构系统,其包括：系统总线、配置总线、嵌入式微处理器、外部存储器、中断控制器、直接内存访问控制器、片上数据存储器、片上配置信息存储器、可重构处理器和重构控制器；

其中，通过分析FIR算法来确定FIR算法的运算流程，接着根据运算流程和FIR中数据输入特点制定数据输入方式，然后将FIR算法映射到所述可重构处理器上；

通过直接内存访问控制器将配置信息、所需要使用到的运算数据存入相应的所述片上配置信息存储器和所述片上数据存储器中；

设置所述嵌入式微处理器启动所述重构控制器，将配置信息从配置总线发送到所述可重构处理器，控制所述可重构处理器任务的执行；

当可重构处理器完成当前任务后，通过中断控制器发送中断信号给嵌入式微处理器；

所述可重构处理器由四可重构阵列、四可重构阵列配置寄存器堆、一配置信息加载接口、一片上可重构阵列数据共享存储单元配置寄存器堆和一片上可重构阵列数据共享存储单元组成；

所述片上可重构阵列数据共享存储单元的结构包括一个存储单元选择器，一个中间计算结果数据缓存单元,一个系数缓存单元和一个外存数据访问接口；

所述存储单元选择器通过读取并解析不同的配置信息来选择访问中间计算结果数据缓存单元或系数缓存单元，所述中间计算结果数据缓存单元用于存储四个所述可重构阵列运算中间过程的数据和最终运算结果，所述系数缓存单元用于存储四个所述可重构阵列进行FIR运算时所需要的滤波器系数，所述外存数据访问接口用于实现所述片上可重构阵列数据共享存储单元与外部存储器之间的数据交互。

2.如权利要求1所述的嵌入式可重构系统，其特征在于：每一个所述可重构阵列分别能够完成乘法运算和加法运算；所述可重构阵列配置寄存器堆分别用于对应可重构阵列的功能配置；所述配置信息加载接口用于接收配置总线上发送的配置信息，并分别发送到可重构处理器中的片上可重构阵列数据共享存储单元配置寄存器堆和可重构阵列配置寄存器堆；片上可重构阵列数据共享存储单元配置寄存器堆用于片上可重构阵列数据共享存储单元的功能配置；片上可重构阵列数据共享存储单元用于运算过程中四个可重构阵列间数据的存储和最终运算结果的传递。

3.如权利要求1所述的嵌入式可重构系统，其特征在于：每一个可重构阵列包括由64个基本运算单元构成的8×8二维基本运算阵列；所述基本运算阵列中包含32个乘法器和32个加法器，所述基本运算阵列中的每个所述基本运算单元都附带一个寄存器，用于暂存下一步计算所需的数据，所述基本运算阵列第八行第八列是1个累加器，计算的最终结果通过该累加器输出。

4.如权利要求1所述的嵌入式可重构系统，其特征在于：在n时刻，将FIR算法转化成数据流图的过程主要分为两部分，第一部分为乘加运算，乘法运算的输入数据为采样点x(n-k)与滤波系数h(k)(其中k＝0，1，…，N-1)，输入数据按顺序平均分布在四个可重构阵列上，经过一次可重构阵列计算后每个阵列的输出数据写入片上可重构阵列数据共享存储单元中的中间计算结果数据缓存单元，第二部分是将中间计算结果数据缓存单元中的四个数据读出到可重构处理器中的任意一个可重构阵列做求和运算即可得到最终所需的输出y(n)；对于一个固定的FIR滤波器，它的阶数和滤波系数序列是固定的，可将滤波系数序列事先存储在系数缓存单元中，当使用该滤波器时，系数缓存单元把该滤波系数序列存到相应的乘法器中；其中x(n-k)为复数形式的数据，h(k)为复数形式的数据，n是输入数据的时刻，N为滤波器单位脉冲响应长度；四个可重构阵列是同时进行运算实现由乘加运算构成的FIR算法。

5.一种基于大规模粗粒度嵌入式可重构系统处理方法,其包括以下步骤：

(1)分析FIR算法特点，归纳出数据流图；

(2)根据数据流图确定的运算流程，结合FIR数据输入特点，制定FIR的数据输入方式；

(3)确定了数据流图和数据输入方式后，针对可重构处理器的特点，在了解其工作机制和内部各个寄存器的作用的基础上配置可重构处理器并生成配置信息；

(4)然后通过直接内存访问控制器将配置信息、所需要使用到的运算数据、本地生成的滤波器系数存入相应的片上数据存储器和片上配置信息存储器中；

(5)对嵌入式处理器进行设置，启动重构控制器，将配置信息从发送到可重构处理器，控制可重构处理器任务的执行；

在所述步骤(1)中，在n时刻，将FIR算法转化成数据流图的过程主要分为两部分，第一部分为乘加运算，乘法运算的输入数据为采样点x(n-k)与滤波系数h(k)(其中k＝0，1，…，N-1)，输入数据按顺序平均分布在四个可重构阵列上，经过一次可重构阵列计算后每个阵列的输出数据写入片上可重构阵列数据共享存储单元中的中间计算结果数据缓存单元，第二部分是将中间计算结果数据缓存单元中的四个数据读出到可重构处理器中的任意一个可重构阵列做求和运算即可得到最终所需的输出y(n)；对于一个固定的FIR滤波器，它的阶数和滤波系数序列是固定的，可将滤波系数序列事先存储在系数缓存单元中，当使用该滤波器时，系数缓存单元把该滤波系数序列存到相应的乘法器中；其中x(n-k)为复数形式的数据，h(k)为复数形式的数据，n是输入数据的时刻，N为滤波器单位脉冲响应长度；四个可重构阵列是同时进行运算实现由乘加运算构成的FIR算法。