[发明专利]移位寄存器单元、栅极驱动电路及驱动方法和显示装置

说明书

技术领域

本发明涉及显示器制造领域，尤其涉及移位寄存器单元、栅极驱动电路及驱动方法和显示装置。

背景技术

近些年来显示器的发展呈现出了高集成度，低成本的发展趋势。其中一项非常重要的技术就是GOA(Gate Driver on Array，阵列基板行驱动)的技术量产化的实现。利用GOA技术将栅极开关电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。这种利用GOA技术集成在阵列基板上的栅极开关电路也称为栅极驱动电路。

其中，栅极驱动电路包括若干个移位寄存器单元，每一移位寄存器单元单元对应一条栅线，具体的每一移位寄存器单元的输出端连接一条栅线；且一移位寄存器单元的输出端连接下一移位寄存器单元的输入端，除第一个移位寄存器单元外，每一移位寄存器单元的输出端连接上一移位寄存器单元的复位端，通过复位端向上一移位寄存器单元输出复位信号，使本行栅线的输出信号时，将上一行栅线的输出线号电位拉低，上述结构中需要设计移位寄存器单元间的复位信号线路，因此移位寄存器单元间连线复杂，不利于产品窄边框化。

发明内容

本发明的实施例提供一种移位寄存器单元、栅极驱动电路及驱动方法和显示装置，能够简化移位寄存器单元间连线设计，从而有利于产品窄边框化。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明提供一种移位寄存器单元，包括输入模块、输出模块和输出控制模块；

其中，所述输入模块连接输入端、第一控制信号端及第一节点，用于在来自所述第一控制信号端的第一控制信号的控制下向所述第一节点输出来自所述输入端的输入信号；

所述输出模块连接所述第一节点、第二节点、第二控制信号端、输出端和第二电平端；用于在所述第一节点和所述第二节点的控制下，向所述输出端输出来自第二控制信号端的第二控制信号或者来自第二电平端的第二电平信号；

所述输出控制模块连接所述第一节点、所述第二节点、所述输出端、第一电平端和所述第二电平端，用于在输入模块、来自所述第一电平端的第一电平信号和来自所述第二电平端的第二电平信号的控制下控制第一节点和第二节点的电平。

进一步地，所述输入模块包括：第一晶体管；所述第一晶体管中的第一电极连接所述输入端；所述第一晶体管的第二电极连接所述第一节点；所述第一晶体管的栅极连接所述第一控制信号端。

进一步地，所述输入模块包括：两个串联的晶体管；所述两个晶体管的栅极都连接所述第一控制信号端，所述两个晶体管中的第一晶体管的第一电极连接所述输入端，所述两个晶体管中的第二晶体管的第一电极连接所述第一晶体管的第二电极，所述第二晶体管的第二电极连接所述第一节点。

进一步地，所述输出模块包括上拉模块和下拉模块；所述上拉模块连接所述第二控制信号端、所述第一节点和所述输出端；用于在所述第一节点的控制下，向所述输出端输出来自所述第二控制信号端的第二控制信号；所述下拉模块连接所述输出端，所述第二节点和所述第二电平端，用于在所述第二节点的控制下，向所述输出端输出来自所述第二电平端的第二电平信号。

进一步地，所述上拉模块包括：第二晶体管，所述第二晶体管的第一电极连接所述第二控制信号端，所述第二晶体管栅极连接所述第一节点，所述第二晶体管的第二电极连接所述输出端。

进一步地，所述下拉模块包括：第六晶体管，所述第六晶体管的第一电极连接所述输出端，所述第六晶体管的栅极连接所述第二节点，所述第六晶体管的第二电极连接所述第二电平端。

进一步地，所述输出控制模块包括：一电容，所述电容的一端连接所述第一节点，所述电容的另一端连接所述输出端；第三晶体管，所述第三晶体管的第一电极连接所述第一节点；所述第三晶体管的第二电极连接所述第二电平端；所述第三晶体管的栅极连接所述第二节点；第四晶体管，所述第四晶体管的第一电极和栅极连接所述第一电平端，所述第四晶体管的第二电极连接所述第二节点；第五晶体管，所述第五晶体管的第一电极连接所述第二节点，所述第五晶体管的栅极连接所述第一节点，所述第五晶体管的第二电极连接所述第二电平端。