[发明专利]移位寄存器单元、栅极驱动电路及驱动方法和显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括输入模块、输出模块和输出控制模块；

其中，所述输入模块连接输入端、第一控制信号端及第一节点，用于在来自所述第一控制信号端的第一控制信号的控制下向所述第一节点输出来自所述输入端的输入信号；

所述输出模块连接所述第一节点、第二节点、第二控制信号端、输出端和第二电平端；用于在所述第一节点和所述第二节点的控制下，向所述输出端输出来自第二控制信号端的第二控制信号或者来自第二电平端的第二电平信号；

所述输出控制模块连接所述第一节点、所述第二节点、所述输出端、第一电平端和所述第二电平端，用于在输入模块、来自所述第一电平端的第一电平信号和来自所述第二电平端的第二电平信号的控制下控制第一节点和第二节点的电平。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括：第一晶体管；

所述第一晶体管中的第一电极连接所述输入端；所述第一晶体管的第二电极连接所述第一节点；所述第一晶体管的栅极连接所述第一控制信号端。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括：两个串联的晶体管；所述两个晶体管的栅极都连接所述第一控制信号端，所述两个晶体管中的第一晶体管的第一电极连接所述输入端，所述两个晶体管中的第二晶体管的第一电极连接所述第一晶体管的第二电极，所述第二晶体管的第二电极连接所述第一节点。

4.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出模块包括上拉模块和下拉模块；

所述上拉模块连接所述第二控制信号端、所述第一节点和所述输出端；用于在所述第一节点的控制下，向所述输出端输出来自所述第二控制信号端的第二控制信号；

所述下拉模块连接所述输出端，所述第二节点和所述第二电平端，用于在所述第二节点的控制下，向所述输出端输出来自所述第二电平端的第二电平信号。

5.根据权利要求4所述的移位寄存器单元，其特征在于，所述上拉模块包括：第二晶体管，所述第二晶体管的第一电极连接所述第二控制信号端，所述第二晶体管栅极连接所述第一节点，所述第二晶体管的第二电极连接所述输出端。

6.根据权利要求4所述的移位寄存器单元，其特征在于，所述下拉模块包括：

第六晶体管，所述第六晶体管的第一电极连接所述输出端，所述第六晶体管的栅极连接所述第二节点，所述第六晶体管的第二电极连接所述第二电平端。

7.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出控制模块包括：

一电容，所述电容的一端连接所述第一节点，所述电容的另一端连接所述输出端；

第三晶体管，所述第三晶体管的第一电极连接所述第一节点；所述第三晶体管的第二电极连接所述第二电平端；所述第三晶体管的栅极连接所述第二节点；

第四晶体管，所述第四晶体管的第一电极和栅极连接所述第一电平端，所述第四晶体管的第二电极连接所述第二节点；

第五晶体管，所述第五晶体管的第一电极连接所述第二节点，所述第五晶体管的栅极连接所述第一节点，所述第五晶体管的第二电极连接所述第二电平端。

8.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出控制模块包括：

一电容，所述电容的一端连接所述第一节点，所述电容的另一端连接所述输出端；

第三晶体管和第七晶体管，所述第三晶体管的第一电极连接所述第一节点；所述第三晶体管的第二电极连接所述第七晶体管的第一电极；所述第三晶体管和所述第七晶体管的栅极都连接所述第二节点，所述第七晶体管的第二电极连接所述第二电平端；

第四晶体管，所述第四晶体管的第一电极和栅极连接所述第一电平端，所述第四晶体管的第二电极连接所述第二节点；

第五晶体管，所述第五晶体管的第一电极连接所述第二节点，所述第五晶体管的栅极连接所述第一节点，所述第五晶体管的第二电极连接所述第二电平端。

9.根据权利要求1-8任一项所述的移位寄存器单元，其特征在于，所述第一电平信号为高电平信号，第二电平信号为低电平信号。

10.根据权利要求1-8任一项所述的移位寄存器单元，其特征在于，所述第一控制信号和所述第二控制信号均为时钟控制信号，所述第一控制信号和第二控制信号都为时钟信号，所述第二控制信号与所述第一控制信号具有预设相位差。