[发明专利]金属互连结构的形成方法有效
| 申请号: | 201410239105.2 | 申请日: | 2014-05-30 |
| 公开(公告)号: | CN105336663B | 公开(公告)日: | 2018-11-16 |
| 发明(设计)人: | 张海洋;周俊卿 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号: | H01L21/768 | 分类号: | H01L21/768 |
| 代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 吴圳添;骆苏华 |
| 地址: | 201203 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 金属 互连 结构 形成 方法 | ||
一种金属互连结构的形成方法,包括:提供半导体衬底;在所述半导体衬底上形成金属层;在所述金属层上形成介质层;在所述介质层中形成接触孔,所述接触孔的底部暴露所述金属层;对所述接触孔的侧壁进行修复处理,所述修复处理采用的温度范围为70℃~400℃;采用金属材料填充所述接触孔。所述形成方法形成的金属互连结构性能更好,降低金属互连结构的RC延迟,并且显著改善金属互连结构的电迁移问题。
技术领域
本发明涉及半导体制造领域,尤其涉及一种金属互连结构的形成方法。
背景技术
随着半导体制造技术的飞速发展,半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能,半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高,半导体器件的特征尺寸(Critical Dimension,CD)越小。相应的,半导体芯片中的金属互连结构尺寸也不断减小。
随着特征尺寸的逐渐减小,金属互连结构的RC延迟对器件运行速度的影响越来越明显,如何减小RC延迟是本领域技术人员研究的热点问题之一。更重要的是,随着集成电路布线宽度的不断减小,更高的布线密度将使得金属互连结构中的电迁移(EM)问题加剧。现有金属互连结构的形成方法形成的金属互连结构中,电迁移问题日益突出。
为此,需要一种金属互连结构的形成方法,以防止金属互连结构中的电迁移问题加剧。
发明内容
为解决上述问题,本发明提供一种金属互连结构的形成方法,以改善金属互连结构的电迁移问题,提高金属互连结构的可靠性能。
为此,本发明提供一种金属互连结构的形成方法,包括:
提供半导体衬底;
在所述半导体衬底上形成金属层;
在所述金属层上形成介质层;
在所述介质层中形成接触孔,所述接触孔的底部暴露所述金属层;
对所述接触孔的侧壁进行修复处理,所述修复处理采用的温度范围为70℃~400℃;
采用金属材料填充所述接触孔。
可选的,所述修复处理采用的气体包括N2、H2、CO2和CO的至少其中之一。
可选的,所述修复处理为原位修复处理。
可选的,形成接触孔的步骤包括:
在所述介质层上形成图形化掩膜层;
以所述掩膜层为掩膜对所述介质层进行刻蚀,直至在所述介质层内形成所述接触孔;
去除所述掩膜层。
可选的,采用脉冲等离子体刻蚀方法对所述介质层进行刻蚀。
可选的,所述脉冲等离子体刻蚀方法为同步脉冲等离子体刻蚀方法。
可选的,所述同步脉冲等离子体刻蚀方法采用的气体包括CF4和CHF3,CF4的流量范围为10sccm~500sccm,CHF3的流量范围为10sccm~250sccm。
可选的,所述同步脉冲等离子体刻蚀方法采用的压强范围为10mTorr~200mTorr,采用的频率范围包括10Hz~2000Hz,采用的功率范围包括0~1000w。
可选的,所述半导体衬底与所述介质层之间还包括衬氧化层。
可选的,所述金属材料包括铜、铝和钨的至少一种。
与现有技术相比,本发明的技术方案具有以下优点:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410239105.2/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





