[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供衬底；在所述衬底表面沉积介质层，沉积介质层的工艺的反应气体包括硅源气体和氧源气体，沉积介质层的工艺时长分为连续的第一时长、第二时长以及第三时长，且在沉积介质层的工艺过程中提供射频功率，其中，第一时长内射频功率为第一功率，第二时长内射频功率由第一功率递增至第二功率，第三时长内射频功率为第二功率，所述第一功率小于第二功率。本发明提高形成的介质层表面的平坦度，降低产生凸起缺陷的概率，从而提高半导体结构的电学性能。

技术领域

本发明涉及半导体制作领域技术，特别涉及一种半导体结构的形成方法。

背景技术

随着集成电路的制作向超大规模集成电路发展，集成电路的电路密度越来越大，集成电路所包括的半导体器件的数量不断增加，连接各半导体器件所需的互连线(Interconnect)随之增加，要求增加硅片面积以提供更多的互连线布局空间。

为了满足在硅片上形成的互连线的数量增加的需求，同时符合集成电路小型化微型化的发展趋势，现有技术提出的解决方法为多层互连结构技术，以为各半导体器件提供足够的互连能力。具有多层互连结构的半导体结构包括：衬底，位于衬底内的第零层金属层(M0)，所述第零层金属层与半导体器件的源漏区域或栅极结构区域电连接；位于衬底表面的介质层，所述介质层为相邻金属层之间提供绝缘作用；位于介质层内的通孔，且所述通孔底部暴露出第零层金属层表面；位于所述通孔内且填充满所述通孔的第一层金属层(M1)，且所述第一层金属层与第零层金属层电连接。

然而，现有技术形成的半导体结构的电学性能有待提高。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，避免形成的介质层表面出现凸起缺陷，从而避免所述凸起缺陷带来的不良影响，提高半导体结构的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底表面沉积介质层，沉积介质层的工艺的反应气体包括硅源气体和氧源气体，沉积介质层的工艺时长分为连续的第一时长、第二时长以及第三时长，且在沉积介质层的工艺过程中提供射频功率，其中，第一时长内射频功率为第一功率，第二时长内射频功率由第一功率递增至第二功率，第三时长内射频功率为第二功率，所述第一功率小于第二功率。

可选的，在沉积介质层的工艺中向沉积腔室内通入非氧化性稀释气体。

可选的，所述非氧化性稀释气体为H₂、He、Ne、Xe、Kr或Ar。

可选的，所述射频功率为将反应气体等离子体化的功率。

可选的，所述第一时长为零或非零时长；所述第三时长为零或非零时长。

可选的，所述第一时长为零时，所述第二时长内包括晶核成核阶段和晶核长大阶段；所述第一时长为非零时长时，所述第一时长内包括晶核成核阶段。

可选的，所述递增的方式为线性式递增、抛物线式递增或指数函数式递增。

可选的，采用等离子体增强化学气相沉积工艺形成所述介质层。

可选的，所述等离子体增强化学气相沉积工艺的工艺参数为：硅源气体流量为40sccm至100sccm，氧源气体流量为8000sccm至16000sccm，非氧化性稀释气体流量为2000sccm至6000sccm，沉积腔室压强为0.6托至2托，所述第一功率为50瓦至100瓦，所述第二功率为300瓦至600瓦。

可选的，所述硅源气体为SiH₄、SiH₂Cl₂或SiHCl₃，所述氧源气体为O₂或N₂O。

可选的，还包括步骤：对所述介质层表面进行含氧等离子体处理。