[发明专利]半导体器件及其形成方法、静电放电保护方法

权利要求书

1.一种半导体器件的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底内形成有第一类型掺杂阱；

在所述第一类型掺杂阱表面形成分立的第一鳍部和第二鳍部；

对所述第一鳍部和第二鳍部进行第一类型掺杂，在所述第一鳍部和第二鳍部内形成第一类型重掺杂区；

对所述第二鳍部进行第二类型掺杂，形成第二类型掺杂区，所述第二类型掺杂区位于第一类型掺杂区与第一类型掺杂阱之间。

2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一类型掺杂为N型掺杂，掺杂离子为P、As或Sb；所述第二类型掺杂为P型掺杂，掺杂离子为B、Ga或In。

3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二类型掺杂为N型掺杂，掺杂离子为P、As或Sb；所述第一类型掺杂为P型掺杂，掺杂离子为B、Ga或In。

4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二类型掺杂区的掺杂浓度小于第一类型重掺杂区的掺杂浓度。

5.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一类型掺杂阱的掺杂浓度小于第一类型重掺杂区的掺杂浓度。

6.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一类型重掺杂区的掺杂浓度大于1E19cm^-3。

7.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述第二类型掺杂区的掺杂浓度小于1E19cm^-3。

8.根据权利要求7所述的半导体器件的形成方法，其特征在于，所述第一类型掺杂阱的掺杂浓度为1E19cm^-3～1E17cm^-3。

9.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二类型掺杂区在垂直于半导体衬底表面方向上的厚度小于0.5微米。

10.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二类型掺杂区在第二鳍部的宽度方向上对称。

11.根据权利要求1所述的半导体器件的形成方法，其特征在于，采用离子注入工艺形成所述第二类型掺杂区。

12.根据权利要求1所述的半导体器件的形成方法，其特征在于，部分第二类型掺杂区位于半导体衬底内，且所述第二类型掺杂区的底部宽度大于顶部宽度。

13.根据权利要求1所述的半导体器件的形成方法，其特征在于，对第二鳍部进行第二类型掺杂之后，进行退火处理，使第二类型掺杂离子向半导体衬底内扩散，使形成的第二类型掺杂区的底部宽度大于顶部宽度，所述退火温度可以为800℃～1200℃，时间小于60s。

14.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在半导体衬底表面形成隔离层，所述隔离层的表面低于第一鳍部和第二鳍部的顶部表面，且覆盖第一鳍部和第二鳍部的部分侧壁。

15.根据权利要求14所述的半导体器件的形成方法，其特征在于，在形成所述隔离层之后形成所述第一类型重掺杂区。

16.根据权利要求1至15任一项所述的半导体器件的形成方法所形成的半导体器件，其特征在于，包括：

半导体衬底，位于所述半导体衬底内的第一类型掺杂阱；

位于所述第一类型掺杂阱表面的分立的第一鳍部和第二鳍部；

位于所述第一鳍部和第二鳍部内的第一类型重掺杂区；

位于第二鳍部内的第二类型掺杂区，所述第二类型掺杂区位于第一类型掺杂区与第一类型掺杂阱之间。

17.一种静电放电保护方法，其特征在于，包括：

提供如权利要求16所述的半导体器件；

所述第二类型掺杂区不接电位，使所述第二类型掺杂区处于悬空状态；

所述第一鳍部内的第一类型重掺杂区或第一类型掺杂阱外接第一电位；

所述第二鳍部内的第一类型重掺杂区外接第二电位。

18.根据权利要求17所述的静电放电保护方法，其特征在于，所述第一电位低于或高于第二电位。