[发明专利]一种半导体器件及其制造方法、电子装置

权利要求书

1.一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上依次形成硬掩膜叠层结构和具有硅通孔的图案的光刻胶层；

以所述光刻胶层为掩膜，蚀刻所述硬掩膜叠层结构，直至露出所述半导体衬底；

蚀刻所述半导体衬底，在所述半导体衬底中形成硅通孔，

所述硬掩膜叠层结构包括自下而上层叠的第一硬掩膜层和第二硬掩膜层，所述第一硬掩膜层的材料为锗硅，避免在形成的硅通孔的侧壁的上部发生下切或者凹进现象，降低蚀刻硬掩膜层时对操作腔室造成的污染；

对所述硬掩膜叠层结构的蚀刻包括对所述第一硬掩膜层的第二蚀刻，所述第二蚀刻为以SF₆和O₂作为基础蚀刻气体的反应离子蚀刻，蚀刻速率大于3.75微米/分。

2.根据权利要求1所述的方法，其特征在于，所述第二硬掩膜层的材料为氮氧化硅。

3.根据权利要求2所述的方法，其特征在于，对所述硬掩膜叠层结构的蚀刻包括依次实施的对所述第二硬掩膜层的第一蚀刻和对所述第一硬掩膜层的第二蚀刻。

4.根据权利要求3所述的方法，其特征在于，所述第一蚀刻使用的蚀刻气体为CF₄和CHF₃。

5.根据权利要求3所述的方法，其特征在于，所述第二蚀刻中SF₆的流量为80sccm-100sccm，O₂的流量为8sccm-10sccm，温度为-15℃--10℃，所述半导体衬底的正面压力为8mTorr-12mTorr，所述半导体衬底的背面压力为5Torr-15Torr，源功率为900W-1100W，偏置功率为3W-5W。

6.根据权利要求1所述的方法，其特征在于，对所述半导体衬底的蚀刻为以SF₆和C₄F₈作为基础蚀刻气体的深反应离子蚀刻，使用Ar为载气。

7.根据权利要求6所述的方法，其特征在于，所述深反应离子蚀刻分三阶段实施：第一阶段为蚀刻聚合物的沉积阶段，在蚀刻出的凹槽的侧壁和底部形成保护层；第二阶段为蚀刻聚合物的清洗阶段，仅去除形成于所述蚀刻出的凹槽的底部的保护层；第三阶段为在所述蚀刻出的凹槽的底部继续向下蚀刻的阶段。

8.根据权利要求7所述的方法，其特征在于，所述三阶段构成一次操作，实施300-330次所述操作完成所述深反应离子蚀刻。

9.根据权利要求1所述的方法，其特征在于，形成所述硅通孔之后，还包括依次去除所述光刻胶层和剩余的所述硬掩膜叠层结构的步骤。

10.一种采用权利要求1-9之一所述的方法制造的半导体器件。

11.一种电子装置，所述电子装置包括权利要求10所述的半导体器件。