[发明专利]一种高速PLL和时钟芯片特性自动分析测试系统

权利要求书

1.一种高速PLL和时钟芯片特性自动分析测试系统，包括：

运行用于执行自动测试分析的软件的设备；

FPGA硬件系统；

独立工作的高速时钟特性分析测试设备和辅助设备，其中，所述运行用于执行自动测试分析的软件的设备与所述FPGA硬件系统之间通过串口/USB2.0实现数据通信，所述运行用于执行自动测试分析的软件的设备通过通用接口总线实现对所述高速时钟特性分析测试设备和所述辅助设备的控制。

2.根据权利要求1所述的测试系统，其特征在于，所述运行用于执行自动测试分析的软件的设备包括PC，所述软件基于labview编写而成，通过所述串口/USB2.0控制所述FPGA硬件系统以及通过所述通用接口总线控制所述高速时钟特性分析测试设备对所述PLL/时钟芯片进行全自动测试，将测试数据整理写入到存储文件中去，或者通过控制所述高速时钟特性分析测试设备和所述辅助设备以及所述FPGA硬件系统进行半自动测试，实现对所述PLL/时钟芯片的调试测试。

3.根据权利要求1所述的测试系统，其特征在于，所述FPGA硬件系统中的硬件包括：与所述测试系统中的串口/USB2.0相接的串口/USB接口模块、FPGA模块、信号继电器阵列、电源管理单元模块、电源模块、信号处理模块、3态缓冲器、功能键、交流参数测试点、与所述高速时钟特性测试设备以及所述高速PLL/时钟芯片相接的测试通路和用于所述FPGA硬件系统扩展的金手指连接。

4.根据权利要求1所述的测试系统，其特征在于，所述高速时钟特性分析测试设备包括高速采样示波器、信号分析仪或频谱分析仪。

5.根据权利要求4所述的测试系统，其特征在于，所述高速采样示波器的采样率>20GS/S。

6.根据权利要求4所述的测试系统，其特征在于，所述控制中对于所述高速采样示波器的控制包括对所述高速采样示波器的抖动分析软件的控制。

7.根据权利要求1所述的测试系统，其特征在于，所述高速PLL/时钟芯片置于所述测试系统中的测试运行电路板上，通过连接器与所述FPGA硬件系统之间实现数据通信。

8.根据权利要求1所述的测试系统，其特征在于，所述辅助设备包括电源、任意波形发生器和温度控制系统。

9.根据权利要求1所述的测试系统，其特征在于，通过Verilog编程，所述FPGA硬件系统对所述PLL/时钟芯片进行逻辑配置，并对所述PLL/时钟芯片的直流参数以及所述PLL/时钟芯片与所述测试系统的连接性进行测试。