[发明专利]半导体芯片的试验装置以及试验方法

说明书

技术领域

本发明涉及半导体芯片的试验装置以及试验方法，具体地，涉及被组装到智能功率模块(Intelligent Power Module，IPM)的、具有多个主电流单元和至少一个电流检测单元的带有电流检测功能(带有感测部)的绝缘栅型双极晶体管(Insulated Gate Bipolar Transistor，IGBT)的半导体芯片的试验装置以及试验方法。

背景技术

在变换器和/或断路器等的在电力变换装置中使用的半导体装置中具有上述IPM。该IPM将多个IGBT芯片等的半导体芯片和各种保护电路和/或检测电路收纳于同一封装。

图9是包括带有电流检测功能的IGBT芯片20的IPM500的主要部分结构图。该IPM500具备带有电流检测功能的IGBT芯片20(以下，简称为IGBT芯片)、栅极驱动电路51、检测电流的感测电阻52、输入由感测电阻52产生的电压的运算放大器53、输入有运算放大器53的输出信号的保护工作用逻辑电路54。该IGBT芯片20由流过主电流的主体部32和流过检测电流的感测部33构成。

图10是IGBT芯片20的等价电路图，图10(a)是反映IGBT芯片20的构造的电路图，图10(b)是图10(a)的简化表示的电路图。图10(a)中表示主体部32的IGBT和感测部33的IGBT并联。图10(b)中使IGBT芯片20的发射极为两处来表示主体部32和感测部33。

图11是IGBT芯片20的主要部分的截面图。IGBT芯片20具备：在n半导体基板21的一侧的表面层配置的p基极区域22，贯通p基极区域22而配置的沟道23，以及以在p基极区域22的表面层与沟道23的侧壁接触的方式配置的n发射极区域24。还具备：在沟道23的侧壁隔着栅氧化膜25而配置的栅电极26，填充沟道23内的、覆盖在n发射极区域24和p基极区域22上的层间绝缘膜27，通过在层间绝缘膜27形成的接触孔与n发射极区域24和p基极区域22电连接的主体－发射电极28以及感测－发射电极29，以及与栅电极26电连接的未图示的栅极垫26a。还具备：在n半导体基板21的另一侧的表面层配置的集电区域30，以及与集电区域30电连接的集电极31。在n半导体基板21内，未形成扩散区域的区域为n漂移区域21a。

该IGBT芯片20具有构成主体部32的IGBT和构成感测部33的IGBT。主体部32和感测部33的IGBT共享n漂移区域21a、p集电区域30、集电极31以及栅极垫26a，而p基极区域22、n发射极区域24以及发射电极28、29相互独立。

图12是将IPM500用于变换装置的情况的结构图。将电源和/或负载等的主电路与IPM500的输出端子501、502连接。在过电流经由主电路503而流过构成IPM500的IGBT芯片20的情况下，能够使用由感测电阻52产生的感测电压Vs来保护IPM500不受过电流损坏。具体地，在根据流过与感测部－发射电极29连接的感测电阻52的感测电流Is而产生的感测电压Vs(＝Rs×Is)超过一定值的情况下，从保护操作用逻辑电路54发送栅极断开信号到栅极驱动电路51，使IGBT芯片20截止而保护IPM500不受过电流损坏。

被组装到IPM500的IGBT芯片20为了确认上市运转时针对外部电涌等的耐受量而进行雪崩耐受量试验。

图13是用于确认在IPM500搭载的IGBT芯片20的雪崩耐受量的雪崩耐受量试验装置600的电路图。该IPM的雪崩耐受量试验装置600具有试验电源601、电容602、作为变换器的线圈603，作为筛选试验，实施作为被试验体而在IPM500搭载的IGBT芯片20的雪崩耐受量试验。

在专利文献1中记载有通过以主电流单元包围电流检测单元的周围而配置在半导体基板上，从而提高电流检测单元的破坏耐受量的半导体装置的制造方法。

在专利文献2中记载有通过使电流检测单元区域比主电流单元区域大，从而防止在温度上升了的情况下电流检测电压变大的半导体装置的制造方法。

另外，在专利文献3中记载有在芯片的筛选试验中，能够短时间地进行构成试验装置的接触式探针的维护的半导体芯片的试验装置以及试验方法。

另外，在专利文献4中记载有能够抑制被检测物体被破坏后由持续电流造成的损伤扩大和/或试验电路的损伤的半导体试验装置。

另外，在专利文献5中记载有评价半导体芯片的电气特性的半导体芯片评价装置。

另外，在专利文献6中记载有可在不影响该检查对象半导体装置的雪崩耐压的偏差的状态下，针对检查对象半导体装置施加大致恒定的能量的检查装置。