[发明专利]半浮栅晶体管结构

说明书

本申请提供了一种半浮栅晶体管结构。该半浮栅晶体管结构包括：衬底，具有相互隔离的第一N阱区和第二N阱区；栅氧化层，设置在衬底的表面上，栅氧化层中设有间隔槽，间隔槽设置在第一N阱区上；浮栅，设置在衬底的表面上，且内部掺杂有P型离子，浮栅包括：第一浮栅部，设置在栅氧化层的远离衬底的表面上；第二浮栅部，与第一浮栅部一体设置，且设置在间隔槽中，第二浮栅部与第一N阱区中设置多个串联的pn结二极管。第二浮栅部与第一阱区中通过更多反型杂质离子的掺杂形成多个串联的pn结二极管，进而增加了pn结形成的带隙，从而能够有效地减缓或者避免电子从pn结中逸出形成漏电流。

技术领域

本申请涉及半导体制造技术领域，具体而言，涉及一种半浮栅晶体管结构。

背景技术

非挥发性存储器是指芯片在没有供电的情况下，数据仍能被保存而不会被丢失。这种器件的数据写入或擦写都需要有电流通过一层厚度仅为几纳米的氧化硅介质，因此需要较高的操作电压(～20V)及较长的时间(微秒级)。

张卫等人最新提出将隧穿场效应晶体管(TFET)和浮栅器件结合起来，从而构成了一种全新的“半浮栅”结构的器件，如图1所示，该器件被称为“半浮栅晶体管”(Semi-Floating gate transistor,SFG)，并且在2013年8月9日在美国《科学》杂志上发表了该研究成果。

参考图1，该半浮栅晶体管包括：衬底100’、栅氧化层200’、浮栅300’、层间隔离层400’和控制栅500’，其中衬底100’具有相互隔离的第一N阱区101’和第二N阱区102’，且在第一N阱区具有凹槽111’；栅氧化层200’设置在衬底100’的表面上，栅氧化层200’中设有间隔槽201’，该间隔槽201’设置在凹槽111’的上方；浮栅300’设置在衬底100’的表面上，且内部掺杂有P型杂质离子，浮栅300’的一部分设置在栅氧化层200’的远离衬底100’的表面上，另一部分设置在间隔槽201’和凹槽111’中。

相较传统的浮栅晶体管的擦写操作是通过外加高电压来控制电子隧穿过绝缘介质层，半浮栅晶体管采用了硅体内TFET的量子隧穿效应、以及采用pn结二极管来替代传统的氧化硅数据擦写窗口，从而可以将操作电压降低至2V，数据的单次擦、写操作时间可达到1.3纳秒级。

但是，由于半浮栅晶体管的pn结二极管的带隙为1.1ev，低于常规隧穿场效应晶体管中隧穿氧化层的8.9ev左右的带隙，导致电子容易从pn结中逸出形成漏电流。

发明内容

本申请旨在提供一种半浮栅晶体管结构，以解决现有技术的半浮栅晶体管中电子容易从pn结中逸出形成漏电流的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种半浮栅晶体管结构，该半浮栅晶体管结构包括：衬底，具有相互隔离的第一N阱区和第二N阱区；栅氧化层，设置在衬底的表面上，栅氧化层中设有间隔槽，间隔槽设置在第一N阱区上；浮栅，设置在栅氧化层的表面上，且内部掺杂有P型离子，浮栅包括第一浮栅部和第二浮栅部，第一浮栅部设置在栅氧化层的远离衬底的表面上；第二浮栅部与第一浮栅部一体设置，且设置在间隔槽中，第二浮栅部与第一N阱区之间形成多个串联的pn结二极管。

进一步地，上述半浮栅晶体管结构还包括：第一N型离子重掺杂区，设置在第二浮栅部中，第一浮栅部与第一N型离子重掺杂区形成第一pn结二极管；第一P型离子重掺杂区，设置在第一N阱区中并与第一N型离子重掺杂区相对，第一P型离子重掺杂区与N阱区形成第二pn结二极管。

进一步地，上述半浮栅晶体管结构还包括：第一N型离子重掺杂区，设置在第二浮栅部中，第一浮栅部与第一N型离子重掺杂区形成第一pn结二极管；第一P型离子重掺杂区，在第一N阱区中并与第一N型离子重掺杂区相对；第二N型离子重掺杂区，设置在第一N阱区中且围绕第一P型离子重掺杂区设置，第一P型离子重掺杂区与第二N型离子重掺杂区形成第二pn结二极管。