[发明专利]阵列基板及其制造方法、显示装置

说明书

技术领域

本发明涉及显示装置技术领域，尤其涉及一种阵列基板及其制造方法、显示装置。

背景技术

薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)具有体积小、功耗低、无辐射等优点，在当前的平板显示装置市场中占据了主导地位。对于TFT-LCD来说，阵列基板以及制造方法决定了其产品性能、成品率和价格。

TN、IPS、VA、ADS是液晶显示的几种模式，其中，ADS是ADSDS(ADvanced Super Dimension Switch)的简称，即高级超维场转换技术，通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。

高级超维场开关技术可以提高TFT产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。

ADS产品在阵列基板制造阶段无法进行像素区域的薄膜晶体管特性(TFT Character)确认，从而不能准确判断像素区域的TFT Character是否异常，即使开发过程中很合理的考虑到了测试需求，设计了测试Teg(电学测试点)区域，但其TFT Character也和像素区域的TFT Character存在一定偏差，无法精确反应像素区域的TFT Character，给开发检讨工作带来极大的不便，影响开发效率；一旦出现问题也不能第一时间得以解决，无形当中增加了生产成本。

发明内容

本发明的目的是提供一种有助于像素区域的TFT Character确认、有助于开发效率同时减少开发成本的阵列基板及其制造方法、显示装置。

本发明的阵列基板，包括栅线、数据线以及形成在栅线和数据线限定的像素区域内的像素电极，还包括与所述像素电极连接的用于测试薄膜晶体管特性的测试端子。

本发明的阵列基板，其中，所述像素电极包括设置于栅绝缘层以及有源层上的第一像素电极以及与所述第一像素电极平行设置的第二像素电极，所述测试端子与所述第一像素电极连接。

本发明的阵列基板，其中，包括：

在基板上的栅电极；

栅电极上方的栅绝缘层以及有源层；

栅绝缘层以及有源层上的第一像素电极，所述测试端子与第一像素电极同层形成且位于所述基板上；

形成于有源层上的源电极以及形成于第一像素电极上的漏电极；

形成于源电极、漏电极上的保护层；

形成于保护层上的第二像素电极。

本发明的阵列基板，其中，所述测试端子位于所述像素区域与柔性电路板绑定区域之间。

本发明的阵列基板，其中，所述像素区域与柔性电路板绑定区域之间设置有静电环，所述测试端子位于所述静电环与柔性电路板绑定区域之间。

本发明的阵列基板，其中，所述静电环与柔性电路板绑定区域之间设置有公共电极引线，所述测试端子位于公共电极引线与柔性电路板绑定区域之间。

本发明的阵列基板，其中，所述公共电极引线与柔性电路板绑定区域之间设置有测试走线，所述测试端子位于测试走线与柔性电路板绑定区域之间。

本发明的显示装置，包括本发明的阵列基板。

本发明的阵列基板的制造方法，包括：

在基板上沉积栅金属薄膜，通过构图工艺形成栅线和栅电极的图形；

在所述基板上形成栅绝缘层以及有源层的图形；

在所述基板上同层形成第一像素电极以及与所述第一像素电极连接的用于测试薄膜晶体管特性的测试端子的图形；

在所述基板上形成源/漏电极的图形；

在所述基板上形成保护层的图形；

在所述基板上形成第二像素电极的图形。

本发明的阵列基板的制造方法，其中，在所述基板上同层形成第一像素电极以及与所述第一像素电极连接的用于测试薄膜晶体管特性的测试端子的图形包括：

在所述基板上沉积第一像素电极材料以及测试端子材料；

在第一像素电极材料以及测试端子材料上涂敷光刻胶，利用掩膜板对所述光刻胶进行曝光、显影处理，通过刻蚀工艺得到第一像素电极以及测试端子的图形。