[发明专利]一种动态预充控制电路和闪存存储系统

说明书

技术领域

本发明涉及存储技术领域，具体涉及一种动态预充控制电路和闪存存储系统。

背景技术

闪存(Flash Memory)是一种非挥发性的半导体存储芯片，采用传统的浮栅晶体管作为最小的存储单元，在读取所述闪存存储器中的数据时，需要先通过灵敏放大器对闪存存储器的位线进行预充电，使得所述存储单元的漏极稳定在一个固定电压，再进行数据的输出。

图1为现有技术中灵敏放大器的预充控制电路图。如图1所示，所述灵敏放大器在第一控制端EN1使用一个负脉冲对所述闪存存储器的位线进行预充电，即当所述第一控制端EN1输入低电平，同时第二控制端EN2输入低电平，第三控制端EN3输入高电平时，所述预充控制电路开始对闪存存储器WL进行预充电，当所述第一控制端EN1的输入由低电平变为高电平时，停止对闪存存储器WL的预充电，所述负脉冲的脉冲宽度为一预先设计的固定值，因此，无法根据闪存存储器的实际状态进行自适应的调整对闪存存储器的预充电时间。

发明内容

有鉴于此，本发明实施例提供一种动态预充控制电路和闪存存储系统，以解决预充控制电路不能根据负载的实际情况进行自适应预充电的问题。

一方面，本发明实施例提供了一种动态预充控制电路，包括控制单元和预充电单元，所述预充电单元通过位线与一负载连接，所述控制单元包括第一控制端、第一NMOS管、第二NMOS管、反相器和第一PMOS管，用于控制所述预充电单元对负载的预充电状态；

所述预充电单元用于根据所述控制单元的控制自适应的对负载进行预充电或关断对负载的预充电。

进一步地，所述第一控制端与所述第一NMOS管的栅极连接，所述第一NMOS管的源极与所述反相器的输入端和所述预充电单元的中点连接，所述第一NMOS管的漏极接地，所述第二NMOS管的栅极与所述第一控制端连接，所述第二NMOS管的源极与所述第一PMOS管的漏极连接，所述第二NMOS管的漏极接地，所述反相器的输入端与所述预充电单元连接，所述反相器的输出端与所述第一PMOS管的栅极连接，所述第一PMOS管的源极与电源连接，所述第一PMOS管的漏极与所述第二NMOS管的源极连接。

进一步地，所述预充电单元包括第二控制端、第三控制端、第四控制端、第二PMOS管、第三PMOS管、第三NMOS管和第四NMOS管，

所述第二PMOS管的栅极与所述第二控制端连接，所述第二控制端为所述控制单元中第一PMOS管的漏极和第二NMOS管的源极的中点，所述第二PMOS管的源极与电源连接，所述第二PMOS管的漏极与所述第三NMOS管的源极连接，所述第三PMOS管的栅极与所述第三控制端连接，所述第三PMOS管的源极与电源连接，所述第三PMOS管的漏极与所述第四NMOS管的源极连接，所述第三PMOS管的漏极和第四NMOS管的源极的中点为所述预充电单元的输出端，所述预充电单元的输出端与所述控制单元中反相器的输入端连接，所述第三NMOS管的栅极与所述第四控制端连接，所述第三NMOS管的源极与第二PMOS管的漏极连接，所述第三NMOS管的漏极与位线连接，所述第四NMOS管的栅极与所述第四控制端连接，所述第四NMOS管的源极与第三PMOS管的漏极连接，所述第四NMOS管的漏极与位线连接。

进一步地，所述动态预充控制电路还包括第六NMOS管，所述第六NMOS管的栅极与电源连接，所述第六NMOS管的源极与位线连接，所述第六NMOS管的漏极与负载连接。

进一步地，所述预充电单元用于根据所述控制单元的控制自适应的对负载进行预充电或关断对负载的预充电具体为：

当所述第一控制端输入高电平，并且所述第四控制端输入低电平时，所述第二控制端为低电平；

当所述第一控制端输入低电平，并且所述第四控制端输入高电平时，所述预充电单元对所述负载进行预充电，当所述预充电单元的输出端的电压达到所述反相器的翻转点时，所述第二控制端被充到高电平，所述预充电单元关断对所述负载的预充电。

进一步地，所述反相器的翻转点为所述预充电单元输出端的静态工作点。

进一步地，所述第三控制端输入一固定的低电平，所述固定的低电平使得所述第三PMOS管导通。

另一方面，本发明实施例提供了一种闪存存储系统，所述闪存系统包括闪存存储器和用于读取所述闪存存储器中数据的灵敏放大器，其中，所述灵敏放大器中包括动态预充控制电路，所述动态预充控制电路包括上述任一项所述的动态预充控制电路。