[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供表面具有鳍部的衬底，衬底表面和鳍部的部分侧壁表面具有介质层，介质层表面低于鳍部的顶部表面；采用沉积工艺在介质层表面、鳍部的侧壁和底部表面形成第一保护层，第一保护层的密度大于氧化硅的密度；采用氧化工艺在第一保护层表面形成第二保护层；在第二保护层表面形成掩膜层，掩膜层暴露出部分鳍部表面的第二保护层，第二保护层用于隔离第一保护层和掩膜层；以掩膜层为掩膜，采用离子注入工艺在鳍部内掺杂离子；在离子注入工艺之后，去除掩膜层、第二保护层和第一保护层，并暴露出介质层表面、以及鳍部的部分侧壁和底部表面。所形成的半导体结构形貌良好、特征尺寸精确均一。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。

为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)。鳍式场效应晶体管是一种常见的多栅器件。

如图1所示，是一种鳍式场效应晶体管的结构示意图，包括：半导体衬底100；位于半导体衬底100表面的鳍部101；位于半导体衬底100表面的介质层102，所述介质层102覆盖部分所述鳍部101的侧壁，且介质层102表面低于鳍部101顶部；位于介质层102表面、以及鳍部101的顶部和侧壁表面的栅极结构103；位于所述栅极结构103两侧的鳍部101内的源区104a和漏区104b。

然而，现有的鳍式场效应晶体管中，鳍部的表面形貌不良、特征尺寸(CD，CriticalDimension)不均一，导致鳍式场效应晶体管容易产生漏电流、且性能不稳定。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，所形成的鳍部形貌良好、尺寸精确均一，以所述鳍部形成的晶体管性能稳定。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底表面具有鳍部，所述衬底表面和鳍部的部分侧壁表面具有介质层，所述介质层表面低于鳍部的顶部表面；采用沉积工艺在介质层表面、鳍部的侧壁和底部表面形成第一保护层，所述第一保护层的密度大于氧化硅的密度；采用氧化工艺在所述第一保护层表面形成第二保护层；在第二保护层表面形成掩膜层，所述掩膜层暴露出部分鳍部表面的第二保护层，所述第二保护层用于隔离所述第一保护层和掩膜层；以所述掩膜层为掩膜，采用离子注入工艺在鳍部内掺杂离子；在所述离子注入工艺之后，去除所述掩膜层、第二保护层和第一保护层，并暴露出介质层表面、以及鳍部的部分侧壁和底部表面。

可选的，还包括：在形成所述第一保护层之前，采用沉积工艺在介质层表面、鳍部的侧壁和底部表面形成第三保护层，所述第一保护层形成于所述第三保护层表面，所述第三保护层用于粘接第一保护层与鳍部。

可选的，所述第三保护层的材料为氧化硅，形成工艺为原子层沉积工艺。

可选的，还包括：在去除所述第一保护层之后，去除所述第三保护层。

可选的，去除所述第三保护层的工艺为远端等离子体化学干法刻蚀工艺，工艺参数包括：刻蚀气体包括NF₃和NH₃，NF₃与NH₃的流量比为1:20～5:1，刻蚀温度为40摄氏度～80摄氏度，压强为0.5托～50托，功率小于100瓦，频率小于100千赫兹。

可选的，所述第一保护层的材料为氮化硅、碳化硅或氮氧化硅，所述第一保护层的形成工艺为原子层沉积工艺。