[发明专利]一种灵敏放大器和闪存存储装置

说明书

技术领域

本发明涉及存储技术领域，具体涉及一种灵敏放大器和闪存存储装置。

背景技术

灵敏放大器(Sense amplifier)是存储器中非常重要的电路，其主要用于将存储单元中所存储的数据位的状态识别出来，灵敏放大器在正常工作时，需要恒定的偏置电压，该偏置电压可以由偏置电压产生电路来提供，在实际应用中，需要尽可能地使灵敏放大器不工作时具有尽量低的功耗，并且在灵敏放大器工作时又能够快速稳定到目标电压。

图1是现有技术中灵敏放大器的电路图。如图1所示，在所述第一输入端EN输入低电平，在第二输入端IVREF输入低电平，第一PMOS管P1截止，第一NMOS管N1和第二PMOS管P2导通，灵敏放大器不工作，偏置电压(NBIAS)被拉到接地电压，以降低所述灵敏放大器的功耗，在所述第一输入端EN输入高电平，在第二输入端IVREF输入低电平，第一PMOS管P1和所述第二PMOS管P2导通，第一NMOS管N1截止，所述灵敏放大器进行工作，然而，所述偏置电压从接地电压地重新回到目标电压时需要较长的建立时间，影响闪存存储器的读取速度。

发明内容

有鉴于此，本发明实施例提供一种灵敏放大器和闪存存储装置，以解决灵敏放大器建立目标电压速度慢的问题。

第一方面，本发明实施例提供了一种灵敏放大器，所述灵敏放大器包括偏置电路和放大电路，

所述偏置电路的一端与电源连接，所述偏置电路的另一端与所述放大电路的第一端连接，所述偏置电路用于当所述灵敏放大器工作时，向所述放大电路输出第一偏置电压，当所述灵敏放大器不工作时，向所述放大电路输出第二偏置电压，所述第二偏置电压位于接地电压与所述第一偏置电压之间；

所述放大电路的第二端与电源连接，所述放大电路的第三端用于输出稳定的电压。

进一步地，所述偏置电路包括：第一输入端、第二输入端、反相器、第一PMOS管、第二PMOS管、第一NMOS管、第三PMOS管、第二NMOS管和第三NMOS管；

所述反相器的输入端与所述第一输入端连接，所述反相器的输出端与所述第一PMOS管的栅极连接；所述第一PMOS管的源极与所述第二PMOS管的漏极连接，所述第一PMOS管的漏极与所述第二NMOS管的源极连接，所述第二PMOS管的栅极与所述第二输入端连接，所述第二PMOS管的源极与电源连接；

所述第一NMOS管的栅极与所述反相器的输出端连接，所述第一NMOS管的源极与所述第三PMOS管的漏极连接，所述第一NMOS管的漏极与所述第二NMOS管的栅极连接，所述第三PMOS管的栅极与所述第二输入端连接，所述第三PMOS管的源极与电源连接；

所述第二NMOS管的源极与所述第一PMOS管的漏极连接，所述第二NMOS管的栅极与所述第一NMOS管的漏极连接，所述第二NMOS管的漏极接地；

所述第三NMOS管的源极与所述偏置电路的另一端连接，所述偏置电路的另一端为所述第一NMOS管的漏极和所述第二NMOS管的栅极的中点，所述第三NMOS管的栅极与所述放大电路的第三端连接，所述第三NMOS管的漏极接地。

进一步地，所述放大电路包括第三输入端、第四PMOS管和第四NMOS管，

所述第四PMOS管的栅极与所述第三输入端连接，所述第四PMOS管的源极与电源连接，所述第四PMOS管的漏极与所述第四NMOS管的源极连接；

所述第四NMOS管的栅极与所述偏置电路的另一端连接，所述第四NMOS管的漏极与所述第三NMOS管的栅极连接。

进一步地，所述第三输入端输入恒定的低电平，使得所述第四PMOS管处于导通状态。

进一步地，当所述第一输入端输入高电平，所述第二输入端输入低电平时，所述第一PMOS管和所述第二PMOS管导通，所述第一NMOS管截止，根据流过所述第二PMOS管的电流向所述放大电路输出第一偏置电压；

当所述第一输入端输入低电平，所述第二输入端输入低电平时，所述第一PMOS管截止，所述第一NMOS管和所述第三PMOS管导通，根据流过所述第三PMOS管的电流向所述放大电路输出第二偏置电压。

进一步地，根据所述第二PMOS管与所述第三PMOS管的比值确定所述第二偏置电压与所述第一偏置电压的差值。

进一步地，所述第二PMOS管与所述第三PMOS管的比值为：

第二PMOS管的数目M乘以第二PMOS管的宽长比与第三PMOS管的数目N乘以第三PMOS管的宽长比的值，其中，M和N分别为大于1的整数。