[发明专利]一种可变增益放大器

说明书

技术领域

本发明实施例涉及电子技术领域，尤其涉及一种可变增益放大器。

背景技术

余量放大器设置在多级结构的模数转换器(Analog to Digital Convertor，简称：ADC)的各级之间，用于将上一级的余量信号放大，以方便下一级子ADC进行处理。余量放大器在很大程度上都影响着ADC的噪声、速度以及线性度等性能，并占用了ADC大部分的功耗。

传统的余量放大器是由基于运算放大器的反馈结构实现的，为了满足ADC的速度和精度，以及自身反馈稳定性的要求，运算放大器的增益和带宽需要足够大，因此，功耗也大。另外，在集成电路深亚微米工艺下，由于器件本征增益和电源电压的降低，满足系统要求的运放实现起来越来越困难。

发明内容

本发明提供一种可变增益放大器，以实现更高的增益，并简化增益调节电路。

第一方面，本发明实施例提供一种可变增益放大器，包括依次连接的第一自偏置晶体管负载和可调电阻负载、第一差分对管、第一电阻以及电流源；

其中，所述第一自偏置晶体管负载为所述可变增益放大器的第一级输出提供共模电平，所述可调电阻负载用于接收控制信号，并基于所述控制信号调整所述可变增益放大器的增益；所述第一差分对管用于接收输入信号并对所述输入信号进行放大得到第一级输出的结果；所述第一电阻用于提高所述可变增益放大器的线性度；所述电流源用于提供所述可变增益放大器工作时的偏置电流。

在第一方面的第一种可能的实现方式中，所述第一自偏置晶体管负载包括第一晶体管和第二晶体管，所述第一晶体管的栅极与所述第二晶体管的栅极连接，所述可调电阻负载的第三端连接在所述第一晶体管的栅极与所述第二晶体管的栅极之间，所述第一晶体管的漏极与所述可调电阻负载的第一端连接，所述第一晶体管的源极与电源第一端连接，所述第二晶体管的漏极与所述可调电阻负载的第二端连接，所述第二晶体管的源极与所述电源第一端连接；

所述第一差分对管包括第三晶体管和第四晶体管，所述第三晶体管的漏极与所述可调电阻负载的第一端连接，所述第三晶体管的源极与所述第一电阻的第一端连接，所述第三晶体管的栅极为第一信号输入端，所述第四晶体管的漏极与所述可调电阻负载的第二端连接，所述第四晶体管的源极与所述第一电阻的第二端连接，所述第四晶体管的栅极为第二信号输入端；所述第一信号输入端和所述第二信号输入端用于接收所述输入信号，所述可调电阻负载的第一端和第二端用于提供第一级输出的结果；

所述电流源包括栅极依次相连的第五晶体管、第六晶体管以及第七晶体管，所述第五晶体管的漏极连接外部偏置电流源，所述第五晶体管的源极接电源第二端，所述第六晶体管的漏极与所述第一电阻的第一端连接，所述第六晶体管的源极接电源第二端，所述第七晶体管的漏极与所述第一电阻的第二端连接，所述第七晶体管的源极接电源第二端。

结合第一方面或第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述第一自偏置晶体管负载为P型金属氧化物半导体MOS晶体管负载；所述第一差分对管为N型金属氧化物半导体MOS差分对管；所述第五晶体管、所述第六晶体管及所述第七晶体管均为NMOS晶体管；所述电源第一端为电源正电压端，所述电源第二端为接地端或电源负电压端。

结合第一方面或第一方面的第一种可能的实现方式，在第三种可能的实现方式中，所述第一自偏置晶体管负载为NMOS晶体管负载；所述第一差分对管为PMOS差分对管；所述第五晶体管、所述第六晶体管及所述第七晶体管均为PMOS晶体管；所述电源第二端为电源正电压端，所述电源第一端为接地端或电源负电压端。

结合第一方面至第一方面的第三种可能的实现方式，在第四种可能的实现方式中，所述可变增益放大器还包括第二差分对管、第二自偏置晶体管负载、第二电阻负载以及第三电阻负载；

其中，所述第二差分对管包括第八晶体管以及第九晶体管，所述第八晶体管的栅极与所述第三晶体管的漏极连接，所述第八晶体管的漏极与所述第二电阻负载的第一端连接，所述第八晶体管的源极与所述电源第一端连接，所述第九晶体管的栅极与所述第四晶体管的漏极连接，所述第九晶体管的漏极与所述第三电阻负载的第二端连接，所述第九晶体管的源极与所述电源第一端连接；所述第八晶体管的栅极和所述第九晶体管的栅极用于接收所述第一级输出的结果；