[发明专利]全差分放大器

说明书

技术领域

本发明涉及放大器领域，具体而言，涉及一种全差分放大器。

背景技术

全差分放大器通常包括差模运算放大器和共模运算放大器。在全差分放大器中，如果输出共模值偏高，全差分放大器中的电路会存在一个“死锁”状态，导致全差分放大器功能失效。一般地，在共模运算放大器的作用下，如果共模反馈的反馈信号CMFB降低，会使得全差分放大器的两级运放的第一级输出的两个晶体管关断。由于运放输出端的共模值偏高，全差分放大器输入端的电压也会偏高，如果全差分放大器输入端的电压高于某个阈值，则差模运算放大器的输入对管将关断。此时，全差分放大器的两级运放的第一级输出将处于浮动的高阻状态，电压不定。如果第一级输出的两个晶体管的输入电压低于一定阈值，则全差分放大器的两级运放的第二级输入的两个晶体管将被关断。由于尾电流的偏置电流持续存在，全差分放大器的输出电压将会维持在电源电压附近，全差分放大器中电路的功能失效，且无法恢复。

根据上述描述可以看出，现有技术中全差分放大器中的电路容易产生“死锁”状态，导致全差分放大器中电路的功能失效，使得全差分放大器运行不稳定。

针对现有技术中由于全差分放大器中电路的功能失效导致全差分放大器运行不稳定的问题，目前尚未提出有效的解决方案。

发明内容

本发明的主要目的在于提供一种全差分放大器，以解决现有技术中由于全差分放大器中电路的功能失效导致全差分放大器运行不稳定的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种全差分放大器。根据本发明的全差分放大器包括差模运算放大器，差模运算放大器包括：第一晶体管；第二晶体管；第一输出晶体管，第一输出晶体管的输入端与第一晶体管和第二晶体管分别相连接；以及电流支路，电流支路的电流输出端与第一输出晶体管的输入端相连接，电流支路用于向第一输出晶体管的输入端输入电流。

进一步地，第一晶体管包括第一PMOS管，第二晶体管包括第二PMOS管，其中，第一输出晶体管包括：第一NMOS管，第一NMOS管的漏极与第一PMOS管的源极相连接；以及第二NMOS管，第二NMOS管的漏极与第二PMOS管的源极相连接，其中，第一NMOS管的栅极与第二NMOS管的栅极相连接。

进一步地，电流支路包括：第一子电流支路，第一子电流支路的输出端与第一NMOS管的漏极相连接，第一子电流支路用于向第一NMOS管的漏极输入电流；以及第二子电流支路，第二子电流支路的输出端与第二NMOS管的漏极相连接，第二子电流支路用于向第二NMOS管的漏极输入电流。

进一步地，第一子电流支路与第二子电流支路所包含的元器件相同。

进一步地，全差分放大器为通过集成电路形成的全差分放大器。

进一步地，全差分放大器包括电源输入端，电源输入端用于向全差分放大器提供电能。

进一步地，电流支路的输入端与电源输入端相连接，电流支路用于通过电源输入端向第一输出晶体管的输入端输入电流。

进一步地，全差分放大器还包括：共模反馈支路；以及共模运算放大器，共模运算放大器与差模运算放大器通过共模反馈支路相连接。

进一步地，共模运算放大器包括：子放大器，子放大器的输出端与第一NMOS管的栅极通过共模反馈支路相连接。

进一步地，差模运算放大器还包括第二输出晶体管，第二输出晶体管包括：第三NMOS管，第三NMOS管的栅极与第一NMOS管的漏极相连接；以及第四NMOS管，第四NMOS管的栅极与第二NMOS管的漏极相连接。

通过本发明，由于在全差分放大器中增加了电流支路，使得全差分放大器发生“死锁”状态时，可以通过电流支路向第一输出晶体管的输入端输入电流，从而使得第一输出晶体管导通，全差分放大器恢复正常工作，解决由于全差分放大器中电路的功能失效导致全差分放大器运行不稳定的问题，达到了提高全差分放大器的稳定性的效果。

附图说明

构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明实施例的全差分放大器的电路示意图；以及

图2是根据本发明实施例的全差分放大器外部电路的示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。