[发明专利]低压差线性稳压器

说明书

技术领域

本发明涉及线性稳压器，更具体地，涉及低压差线性稳压器。

背景技术

低压差线性稳压器(low dropout regulator，缩写为LDO)可以提供与电源及环境温度无关的输出电压，具有一定的负载能力，已经广泛地应用于各种功率芯片中。相对于传统的线性稳压器，LDO允许输入端和输出端之间的电压差较小。例如，LDO的输入端电压可以仅比输出端电压高1.7V，或者更小。

LDO的一个重要参数是电源抑制比(Power Supply Rejection Ratio，缩写为PSRR)，即输入端电压变化与输出端电压变化的比值。如果电源抑制比较大，则LDO在电源环境较差的情形下也能够提供稳定的输出端电压。例如，在LDO用于驱动电动机时，电动机将产生低频噪声和高频噪声。电动机在工作时产生非常大的电流毛刺，进而很容易引起电源毛刺。在现有的LDO中已经提出许多提高电源抑制比的方法,主要用于抑制低频电源噪声。然而,现有的LDO还是可能受到高频电源噪声的不利影响。尖电源毛刺导致LDO输出端电压的波动。结果，LDO的电源抑制比仍然不佳。

因此，期望LDO具有高电源抑制比，以抑制尖电源毛刺对LDO的输出波形的严重干扰。

发明内容

本发明的目的是提供一种可以提高电源抑制比，特别是抑制尖电源毛刺的低压差线性稳压器。

根据本发明，提供一种低压差线性稳压器，包括：主电流路径，包括由相反导电类型的第一晶体管和第二晶体管构成的级联结构，该主电流路径的一端作为输入端，另一端作为输出端；采样电阻网络，连接在输出端和地之间，用于提供输出电压的采样电压；电荷泵，用于产生第一栅极电压，并且将第一栅极电压提供给第一晶体管的栅极；以及运算放大器，用于根据采样电压和参考电压产生第二栅极电压，并且将第二栅极电压提供给第二晶体管的栅极，其中，所述低压差线性稳压器还包括箝位电路，所述箝位电路连接在电荷泵的输出端与运算放大器的供电端之间，用于将第一栅极电压与运算放大器的供电电压之间的电压差维持为恒定值。

优选地，在所述低压差线性稳压器中，所述恒定值为第一晶体管和第二晶体管的阈值电压之和。

优选地，所述低压差线性稳压器还包括用于给运算放大器提供电源电压的偏置电路，该偏置电路产生的电源电压与输入端电压弱相关

优选地，在所述低压差线性稳压器中，所述偏置电路包括：依次串联连接在输入端和地之间的电流源以及相同导电类型的第三晶体管和第四晶体管，其中在电流源和第三晶体管的中间节点提供电源电压。

优选地，在所述低压差线性稳压器中，所述第三晶体管和所述第四晶体管中的每一个的栅极与其各自的漏极短接。

优选地，在所述低压差线性稳压器中，所述箝位电路包括第五晶体管，所述第五晶体管的栅极与其漏极短接。

优选地，在所述低压差线性稳压器中，所述箝位电路还包括与第五晶体管串联连接并且导电类型的第六晶体管，所述第六晶体管的栅极与其漏极短接。

优选地，在所述低压差线性稳压器中，第五晶体管的导电类型与第一晶体管的导电类型相同，第六晶体管的导电类型与第二晶体管的导电类型相同。

优选地，在所述低压差线性稳压器中，第五晶体管的工艺参数与第一晶体管的工艺参数相同，第六晶体管的工艺参数与第二晶体管的工艺参数相同。

优选地，在所述低压差线性稳压器中，所述箝位电路包括齐纳二极管，其中，所述齐纳二极管的正极与运算放大器的供电端相连接，负极与电荷泵的输出端相连接。

优选地，在所述低压差线性稳压器中，第一晶体管为N型和P型MOSFET中的一种，第二晶体管为N型和P型MOSFET中的另一种。

优选地，在所述低压差线性稳压器中，第三晶体管和第四晶体管均为N型和P型MOSFET中的一种。

优选地，在所述低压差线性稳压器中，第五晶体管为N型和P型MOSFET中的一种，第六晶体管为N型和P型MOSFET中的另一种。

优选地，在所述低压差线性稳压器中，采样电阻网络包括串联在输出端和地之间的第一电阻和第二电阻，并且在第一电阻和第二电阻的中间节点提供输出电压的采样电压。

优选地，在所述低压差线性稳压器中，采样电阻网络包括连接在输出端和地之间的第一电阻，并且在输出端提供输出电压的采样电压。

在本发明的低压差线性稳压器中，由于第一晶体管的隔离作用，输入端电压的电源噪声不会经由主电流路径传递到的低压差线性稳压器的输出端。