[发明专利]一种制作半导体器件的方法

说明书

本发明涉及一种制作半导体器件的方法，在研磨和/或抛光TSV器件背面以露出硅通孔之后回刻蚀金属铜层，以阻止金属铜扩散和提高器件的可靠性。根据本发明的制作方法，采用背面晶片级封装(WLP)工艺提高了硅通孔的可靠性；同时，在执行研磨和抛光之后没有回刻蚀硅晶片的步骤从而降低了制作成本。

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种制作半导体器件的方法。

背景技术

在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路(integrated circuit，IC)技术，3D集成电路(integrated circuit，IC)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间，各个芯片的边缘部分可以根据需要引出多个引脚，根据需要利用这些引脚，将需要互相连接的芯片通过金属线互联，但是上述方式仍然存在很多不足，比如堆叠芯片数量较多，而且芯片之间的连接关系比较复杂，那么就会需要利用多条金属线，最终的布线方式将比较混乱，而且也会导致体积增加。

因此，目前在所述3D集成电路(integrated circuit，IC)技术中大都采用硅通孔(Through Silicon Via，TSV)，硅通孔是一种穿透硅晶圆或芯片的垂直互连，TSV可堆栈多片芯片，在芯片钻出小洞(制程又可分为先钻孔及后钻孔两种,Via Fist,Via Last)，从底部填充入金属，硅晶圆上以蚀刻或雷射方式钻孔(via)，再以导电材料如铜、多晶硅、钨等物质填满。从而实现不同硅片之间的互联。

目前所述硅通孔的制备方法存在着很多问题，例如，由于氧化物层断裂引起的金属铜扩散现象使集成电路具有可靠性失效的高风险。

因此，需要一种新的半导体器件硅通孔的制备方法，以解决现有技术中的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供一种制作半导体器件的方法，包括：提供半导体衬底，所述半导体衬底的正面形成有硅通孔；采用平坦化工艺处理所述半导体衬底的背面以露出所述硅通孔的底部，所述硅通孔包括导电层和阻挡层；回刻蚀所述硅通孔的底部以去除部分的所述导电层；在所述半导体衬底的背面上形成具有第一开口的第一钝化层，其中所述第一开口位于所述导电层的上方。

示例性地，还包括在形成所述第一钝化层之后在所述第一钝化层上形成再布线层的步骤，其中，所述再布线层填充所述第一开口和覆盖部分的所述第一钝化层。

示例性地，还包括在形成所述再布线层之后在所述半导体衬底的背面上形成具有第二开口的第二钝化层的步骤，其中，所述第二开口位于所述再布线层的上方。

示例性地，还包括在形成所述第二钝化层之后在所述第二开口中植入焊料球的步骤。

示例性地，所述导电层的宽度为20-30微米。

示例性地，所述第一开口的宽度为10-20微米。

示例性地，所述再布线层的厚度为5-10微米，所述再布线层的材料为金属铜。

示例性地，所述平坦化工艺为研磨和/或抛光。

本发明提供了一种新的制备硅通孔的方法，在研磨和抛光TSV器件背面以露出硅通孔之后回刻蚀金属铜层，以阻止金属铜扩散和提高器件的可靠性。根据本发明的制作方法，采用背面晶片级封装(WLP)工艺提高了硅通孔的可靠性；同时，在执行研磨和抛光之后没有回刻蚀硅晶片的步骤从而降低了制作成本。

附图说明