[发明专利]一种基于FPGA的数字视频图像实时缩放处理方法

权利要求书

1.一种基于FPGA的数字视频图像实时缩放处理方法，其特征在于，该方法的具体步骤为：

步骤一、对接收的视频信号进行视频采集处理，获得数字视频信号，并将获得的视频信号输入至FPGA模块；

步骤二、FPGA模块对接收的数字视频信号根据终端显示器的个数m做一次分割处理，将数字视频信号分割成m路预处理多核缩放数据；其中m≥1，m为整数；

步骤三、根据视频信号的最高像素速率要求，选择缩放核类型和单个缩放模块中缩放核个数n；n≥1，n为整数；

所述中缩放核个数n的确定方法为：

每个缩放模块中所需要的缩放核个数n为：

当缩放模块工作于放大模式时：

当缩放模块工作于缩小模式时：

I_sdeal为每个缩放核的最高像素吞吐速率；fps为显示终端和输入视频的刷新率；

显示终端分辨率×fps为：放大模式下缩放模块需要处理的视频像素速率；

输入视频分辨率×fps为：缩小模式下缩放模块需要处理的视频像素速率；

步骤四、根据步骤三获得的缩放核个数n，将每路预处理多核缩放数据分割成n等分，并将分割后的缩放后的n分数据分别发送至n个缩放核进行图像缩放；

步骤五、将每个缩放核处理后的视频信号，按照像素在帧内的先后顺序进行汇总合并，获得m路多核缩放数据并输出，实现基于FPGA的数字视频图像实时缩放处理。

2.根据权利要求1所述的一种基于FPGA的数字视频图像实时缩放处理方法，其特征在于，缩放核类型包括采用双线性插值缩放算法的缩放核和双三次插值缩放算法的缩放核。

3.根据权利要求1所述的一种基于FPGA的数字视频图像实时缩放处理方法，其特征在于，步骤一所述的对接收的视频信号进行视频采集处理的方法为：

采用解码器对采集的数字视频信号进行解码；

或采用模数转换电路将采集的模拟视频信号转换成数字视频信号。