[发明专利]半导体器件

说明书

技术领域

本申请涉及半导体制造技术领域，具体而言，涉及一种半导体器件有源区和伪有源区的设置。

背景技术

在半导体制造技术领域，随着技术的逐渐进步，特征尺寸(criticaldimension，简称CD)变得越来越小，而伪图样(patterndummy)变得越来越重要。

以图1所示的现有技术的半导体器件为例，在图1中，有源区1’(activearea，简称AA)作为器件工作区域设置有栅极2’(GT)，栅极2’的相对两侧分别布置有多个伪栅极3’(DummyGT)。在有源区1’外侧设置有多个伪有源区4’(AADummy)，多个伪有源区4’间隔布置并环绕在源区1’的四周。伪有源区4’以及伪栅极3’均属于伪图样中的一种。

现有技术中的每个伪有源区4’通常为很小的方形或矩形，用于形成应力层为有源区1’提供所需的应力(stress)，可以改善半导体器件(MOS)的有源区1’的失真现象并提高有源区1’的化学机械抛光(CMP)效果。尤其对于45nm以下的半导体器件来说，应力对于半导体器件的性能有着越来越大的影响，因此如何合理设计伪有源区4’成为一个重要的问题。

现有技术中的这种间隔布置的小块的伪有源区4’存在的缺陷在于：在垂直于栅极2’的延伸方向，有源区1’的相对两侧分别设置有五个伪有源区4’，而每侧的五个伪有源区4’中，只有对应于有源区1’的中间三个伪有源区4’主要对有源区1’产生应力，其余的两个伪有源区4’基本上不会对有源区1’产生应力；且中间三个伪有源区4’为间隔布置，每相邻两个伪有源区4’之间形成的空白区域也不能对有源区1’产生应力，这样就使得这一侧的伪有源区4’产生的应力在有些情况下不能达到有源区1’的要求。

同样的，在沿栅极2’的延伸方向，有源区1’的相对两侧分别设置有六个伪有源区4’，而每侧的六个伪有源区4’虽然都对应着有源区1’布置，但是每相邻两个伪有源区4’之间形成的空白区域也不能对有源区1’产生应力，使得这一侧的伪有源区4’产生的应力在有些情况下也不能达到有源区1’的要求。

当然，图1所示的伪有源区4’的个数以及与有源区1’的对应关系在实际应用中会有所调整，即对应于不同大小的有源区1’，在垂直于栅极2’的延伸方向，有源区1’的相对两侧可能会分别设置有其他数量的伪有源区4’，在沿栅极2’的延伸方向，有源区1’的相对两侧也可能分别设置有其他数量的伪有源区4’，具体数量应该根据有源区1’的大小进行设计。但是无论如何调整，这种块状间隔布置的伪有源区4’由于两两之间形成空白区域，都会对应力的产生造成影响，存在不能达到有源区1’所需应力要求的情况。

发明内容

本申请旨在提供一种半导体器件，可以增加对有源区产生的应力，满足有源区的需要。

为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件，包括：有源区；以及伪有源区，伪有源区位于有源区的外侧并与有源区间隔布置；伪有源区包括第一伪有源区，第一伪有源区在有源区的外侧延伸形成连续条状。

进一步地，第一伪有源区沿其延伸方向的相对两端分别与有源区的相对两端平齐。

进一步地，半导体器件还包括栅极，栅极设置在有源区上。

进一步地，第一伪有源区沿栅极的延伸方向延伸。

进一步地，两个第一伪有源区沿垂直于栅极的延伸方向布置在有源区的相对两侧。

进一步地，第一伪有源区的延伸方向垂直于栅极的延伸方向。

进一步地，两个第一伪有源区沿栅极的延伸方向布置在有源区的相对两侧。

进一步地，第一伪有源区有四个，对应于有源区的四周布置。

进一步地，四个第一伪有源区间隔布置。

进一步地，四个第一伪有源区首尾顺次连接。

进一步地，半导体器件还包括伪栅极，伪栅极与栅极平行。

进一步地，多个伪栅极沿垂直于栅极的延伸方向间隔布置。

进一步地，伪有源区还包括第二伪有源区，第二伪有源区间隔布置于第一伪有源区的相对两侧。

进一步地，伪有源区还包括第三伪有源区组，第三伪有源区组中的多个第三伪有源区沿垂直于第一伪有源区的延伸方向间隔布置。

进一步地，两个第三伪有源区组沿第一伪有源区的延伸方向布置在有源区的相对两侧。