[发明专利]一种数字示波器触发系统

说明书

技术领域

本发明属于数字示波器测试技术领域，尤其涉及的是一种数字示波器触发系统。

背景技术

传统的模拟触发系统，信号的采集和触发分成两个路径，由于两路的延时和幅度都有不同，导致在触发点的显示结果，总会有抖动变化；同时模拟触发系统多数采用模拟比较器和高速的逻辑门电路实现，器件布局面积大，器件发热量高，整机功耗大；由于噪声信号的影响，传统的模拟比较器需要加入迟滞电路，以获得稳定的显示波形，但是限制了模拟触发系统的触发灵敏度。

数字示波器的触发系统不仅能够稳定地显示重复的周期性信号，同时能够显示具有特定特征的信号，其触发系统的精度以及灵活性决定了数字示波器是否能够准确地显示和分析测量信号。

数字示波器现有的触发系统多数为模拟触发系统，负责检测信号电平的触发器仍然使用处理原始测量信号的模拟电路。

信号进入示波器是走了两个路径，一个是信号通过放大器和调理电路，顺利进入了A/D转换器，进行数字采样，进入采集缓存存储器。另一路恰恰是不过A/D转换器，从前端电路直接分离，走的是触发电路路径。两条路径包括不同的线性和非线性失真，这些失真引起显示的信号和确定的触发点间的系统性偏差。最糟糕情况是，触发电路或许不响应有效触发电平，或者触发电路对触发事件做出响应，而这些触发事件事实上不能被采集路径捕获和显示。因此，两个路径的频响不同，噪声环境各异，所以在采集来看，两路的延时和幅度都有不同，导致在触发点的显示结果，总会有抖动变化。

数字示波器的触发系统包含触发建立和时间测量两个部分。触发建立部分包含高速比较器、触发源选择、触发条件判定、触发脉冲形成四个部分，主要通过高速的模拟比较器、高速的逻辑门电路来实现。由于器件多、速率高，触发建立电路的器件布局面积大，器件发热量高，整机功耗大。时间测量主要用于测量采样点与触发点的时间间隔△t，通过时间间隔TDC芯片来实现。TDC测量结果不精确会导致个别显示波形相对触发点偏移。TDC误差的随机分量引起在每个触发事件上改变这个偏移，从而导致触发抖动。

模拟触发系统存在的问题主要有触发抖动总是存在的，而且跟硬件电路关联很大；即使通过数字后处理补偿掉一部分抖动，但极大降低了处理速度和刷新速率；噪声信号的稳定触发，要求模拟触发系统在触发门限周围实现一定迟滞，但是，对于小振幅信号，较大的迟滞又会限制模拟触发系统的灵敏度。

因此，现有技术存在缺陷，需要改进。

发明内容

本发明所要解决的技术问题是针对现有技术的不足，提供一种数字示波器触发系统。

本发明的技术方案如下：

一种数字示波器触发系统,其中,由模数转换ADC模块、数据重组模块、上采样器模块、数字比较器模块组成并依次连接；所述模数转换ADC模块,用于将示波器模拟通道传送的模拟信号转换成数字信号，产生2.5GSa/s采样率的采样数据，系统外部的时钟发生模块,用于为数字示波器的触发系统提供1.25GHz的同步时钟，1.25GHz的时钟信号发送至所述模数转换ADC模块中的时钟分配模块，产生1.25GHz的0°和180°相位差的时钟信号分别送到两个1.25GSa/s采样率的模数转换ADC模块中进行交叉采样产生2路8位1.25Gbps的数据流，所述1.25Gbps的数据流在625MHz时钟控制下经过1：2解复用输出，产生4路8位的625Mbps的数据流及625MHz的同步时钟发送至数据重组模块作为数据重组模块的数据输入和时钟输入；所述数据重组模块,用于将模数转换ADC模块输出的4路8位625Mbps的数据流进行并行接收并缓冲存储输出x(n)给上采样器模块；所述上采样器模块，用于接收数据重组模块的信号x(n)，通过插值算法进行重采样，使屏幕的像素点和波形采样点保持一致；所述数字比较器模块将上采样器模块输出的信号y(n)与规定的触发门限值0-255进行比对，如果检测到样本点y(n)大于触发门限值，所述数字比较器模块改变输出电平，输出触发信号。

所述的数字示波器触发系统,其中,所述模数转换ADC模块为MXT2815。

所述的数字示波器触发系统,其中,所述时钟发生模块为高稳定的时钟锁相环。