[发明专利]用于隔离间距倍增材料环的部分的方法及相关结构

权利要求书

1.一种集成电路，其包含：

由半导体材料形成的多个环，每一所述环由一对狭长部分定义，所述狭长部分在其相对的第一端和第二端处接合，其中所有所述第一端均由导电材料的第一邻接宽阔区域接合在一起，且其中所有所述第二端均由导电材料的第二邻接宽阔区域接合在一起；以及

沿每一所述环安置的第一对间隔开的晶体管，其中每一所述环形成所述第一对间隔开的晶体管的有源区，其中所述第一对间隔开的晶体管的每一者均包含晶体管栅极，其中所述环的每一所述第一端与所述晶体管栅极共同分流。

2.根据权利要求1所述的集成电路，其中所述第一对间隔开的晶体管接近所述第一端安置，其中所述第一对间隔开的晶体管中的一者沿所述狭长部分的每一者安置。

3.根据权利要求2所述的集成电路，其进一步包含第二对晶体管，所述第二对晶体管接近所述第二端安置，其中所述第二对晶体管中的一者沿所述狭长部分的每一者安置。

4.根据权利要求1所述的集成电路，其中每一所述环形成所述第一对间隔开的晶体管的每一者的有源区。

5.根据权利要求1所述的集成电路，其中每一所述环的所述第一端邻接于半导体材料的狭长宽阔区域。

6.根据权利要求1所述的集成电路，其中所述第一对间隔开的晶体管两侧上的所述半导体材料由与下伏衬底的掺杂类型相反的掺杂类型掺杂。

7.根据权利要求6所述的集成电路，其中所述第一对间隔开的晶体管两侧上的经掺杂的所述半导体材料构成源极/漏极区域。

8.根据权利要求1所述的集成电路，其中所述环及所述第一对间隔开的晶体管构成半导体装置的部分。

9.一种集成电路，其包含：

半导体材料的多对间隔开的条带，其中所述半导体材料的多对间隔开的条带构成位线；

由所述半导体材料形成的第一块，其接触所述半导体材料的所有对条带的第一末端；

第一多个晶体管栅极，其沿所述半导体材料的多对间隔开的条带设置，所述第一多个晶体管栅极电连接至所述第一块；以及

跨越所述半导体材料的多对间隔开的条带的多个字线，其中所述第一多个晶体管栅极通过导电材料电连接至所述字线。

10.根据权利要求9所述的集成电路，其进一步包含：

由所述半导体材料形成的第二块，其接触所述半导体材料的多对间隔开的条带的每一者的第二末端；以及

第二多个晶体管栅极，其沿所述半导体材料的多对间隔开的条带设置，所述第二多个晶体管栅极电连接至所述半导体材料的所述第二块。

11.根据权利要求9所述的集成电路，其中所述半导体材料的所述第一块位于与所述半导体材料的多对间隔开的条带相同的层面上。

12.根据权利要求10所述的集成电路，其中所述半导体材料的所述第二块位于与所述半导体材料的多对间隔开的条带相同的层面上。

13.根据权利要求10所述的集成电路，其中所述第一块形成包含所述第一块的第一多个晶体管的第一源极/漏极及所述第一多个晶体管栅极，且其中所述第二块形成包含所述第二块的第二多个晶体管的第二源极/漏极及所述第二多个晶体管栅极。

14.根据权利要求9所述的集成电路，其中所述字线延伸穿过所述第一多个晶体管栅极。

15.根据权利要求9所述的集成电路，其进一步包含多个浮动栅极晶体管，其中所述多个浮动栅极晶体管中的一者安置于所述位线和所述字线的相交处。

16.根据权利要求9所述的集成电路，其中所述半导体材料的多对间隔开的条带具有50nm或更小的间距。