[发明专利]一种提高数据存储稳定性的缓存方法

说明书

技术领域

    本发明提供了一种提高数据存储稳定性的缓存方法，涉及数据存储领域，用于系统存储过程进行数据的缓存。通过对储存芯片的读写功能交替使用以提高缓存的性能和效率。

背景技术

在LED大屏的FPGA驱动电路中，通常需要利用大容量的两片存储芯片作为缓冲，即一片进行存储时另一片进行读取并移位上屏。存储芯片一般使用SRAM或SDRAM。

然而现有技术不管使用SRAM还是SDRAM，都需要利用帧同步信号vsync来进行读写切换，进而相应的每次大屏刷新操作需要由vsync来同步，这导致灵活性差；同时因为需要vsync的同步，不仅仅每次刷新要控制在一个vsync周期内部，因此时间分配需要小心仔细设计；而且,LED大屏的刷新率受到vsync频率的直接影响。

发明内容

由于现有数据缓存技术需要vsync的同步，会导致灵活性差、易出错、影响刷新频率等问题，所以先提出一种稳定性数据存储器的缓存方法

本发明提供的一种稳定性数据存储器的缓存方法，能够在保证数据缓存成功的同时提高稳定性、可靠性、灵活性。主要包括以下模块：读写选择模块、地址映射模块、数据输出模块、读写切换模块。

进一步的，所述的读写选择模块，即通过设置读写切换信号sel的值，来确定芯片的读写状态，具体来讲，当sel的值等于0时芯片A处于写状态，芯片B处于读状态；当sel的值等于1时芯片A处于读状态，芯片B处于写状态；

进一步的，所述的地址映射模块，即设置模块写地址WADR和模块读地址RADR，当sel的值等于0时WADR被映射道芯片A的地址上，RADR被映射道芯片B的地址上。当sel的值等于1是情况相反；

进一步的，所述的数据输出模块，即设置数据输入DI和数据输出DO，当信号sel的值等于0时DI送入芯片A的数据线，而芯片B的数据线上的内容被输送道DO上；当信号sel的值等于1时情况相反；

进一步的，所述的读写切换模块，即当每一帧结束后，信号sel的值都要进行翻转，以实现读写切换，重点在信号sel的值的翻转使用读写时钟clk同步，该信号为读和写共用时钟来，即统一在clk信号脉冲的上升沿或下降沿对信号sel的值进行翻转更新；

本发明提供的一种稳定性数据存储器的缓存方法，选取两片SRAM作为储存器，首先通过设置读写切换信号来确定该芯片为读状态或者写状态，将读、写地址映射到对应的读、写芯片地址上，再将数据通过对应的数据线输入到芯片内部，当一帧数据传输完毕后翻转读写切换信号，将储存器读写状态进行交换，如此更替。外界在写此模块时，只要送入写地址和要写入的数据即可，不必关心具体写入了哪个芯片中；外界在读取模块时，只需要送入读地址同时取走相应的数据即可，而不必担心具体从哪个芯片中读出来的。与现有技术相比，能够在保证数据缓存成功的同时提高稳定性、可靠性、灵活性。

具体实施方式

下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述。

本发明实施例提供一种提高LED显示屏灰度等级的方法，包括：

101采用两片SRAM，作为读写缓冲存储芯片，并分别用A和B来命名；

102设置读写切换信号信号sel的值，sel的值等于0时芯片A处于写状态，芯片B处于读状态；

103设置模块写地址WADR和模块读地址RADR，当sel的值等于0时WADR被映射道芯片A的地址上，RADR被映射道芯片B的地址上。当sel的值等于1是情况相反；

104设置数据输入DI和数据输出DO，当sel的值等于0时DI送入芯片A的数据线，而芯片B的数据线上的内容被输送道DO上；当sel的值等于1时情况相反；

105当每一帧结束后，sel的值都要进行翻转，以实现读写切换，重点在sel的值的翻转使用读写时钟clk来同步，该信号为读和写共用时钟，即统一在clk信号脉冲的上升沿或下降沿对sel的值进行翻转更新。