[发明专利]一种侧壁绝缘的圆片级CSP封装结构及其封装方法

说明书

技术领域

本发明涉及圆片级CSP封装结构及其封装方法，尤其是一种侧壁绝缘的圆片级CSP封装结构及其封装方法，属于半导体封装技术领域。 

背景技术

现有的圆片级CSP（Chip Scale Package）封装结构，其芯片四周的硅裸露在组装环境中，在贴装回流工艺中，焊锡球或电极区域容易因为焊锡膏印刷量过多而导致部分焊锡爬升到芯片侧壁裸露的硅上面，造成芯片漏电。同时，对于极小尺寸封装产品，如0402、0210、01005等尺寸的封装产品而言，如图1左图所示，其自身重量很轻，在表面贴装过程中如果两电极的焊锡膏印刷量有差异，以及回流受热温度不均，造成电极两端不平衡，极易导致器件一端翘起，形成“墓碑”现象，如图1右图所示，造成器件贴装不良。 

发明内容

本发明的目的在于克服上述圆片级CSP封装结构的不足，提供一种改善器件贴装不良、且不易造成芯片漏电的侧壁绝缘的圆片级CSP封装结构及其封装方法。 

本发明的目的是这样实现的： 

本发明一种侧壁绝缘的圆片级CSP封装结构，包括带有若干个芯片电极的硅基本体，还包括绝缘层，所述绝缘层设置于芯片电极一侧的所述硅基本体的表面以及所述硅基本体的侧壁，所述绝缘层于芯片电极的正上方开设绝缘层开口，所述绝缘层开口内设置金属凸点，所述金属凸点与芯片电极固连。

本发明所述芯片电极呈阵列状分布。 

 本发明所述金属凸点于绝缘层上方的高度h1， h1≥10μm。 

进一步地，所述金属凸点于绝缘层上方的高度h1，15μm≤h1≤25μm。 

本发明位于所述芯片电极另一侧的所述硅基本体的表面设置背面保护层。 

进一步地，位于所述芯片电极一侧的所述硅基本体的周边呈台阶状，所述芯片电极位于台阶状的硅基本体的顶部；所述绝缘层设置于芯片电极一侧的所述硅基本体的表面以及所述硅基本体的侧壁，所述绝缘层于芯片电极的正上方开设绝缘层开口，所述绝缘层开口内设置金属凸点，所述金属凸点与芯片电极固连。 

进一步地，所述硅基本体的台阶状侧壁至少有一阶台阶。 

进一步地，所述台阶的总深度h2≥30μm 。 

进一步地，所述台阶的总深度h2为100～150μm 。 

本发明的有益效果是： 

1、本发明侧壁绝缘的圆片级CSP封装结构，其在硅基本体的侧壁设置台阶结构且布满绝缘层，消除了硅基侧壁的爬锡现象，克服了芯片尺寸封装的漏电问题，提升了器件的贴装良率；

2、本发明侧壁绝缘的圆片级CSP封装方法，其制程简洁，降低了生产成本。

附图说明       

图1是现有圆片级CSP封装结构的爬锡现象的示意图；

图2为一种侧壁绝缘的圆片级CSP封装方法的工艺流程图；

图3为一种侧壁绝缘的圆片级CSP封装结构实施例一的剖面示意图；

图4为图3的芯片电极与硅基本体位置关系的正面示意图；

图5至图20为实施例一的封装方法的工艺过程示意图；

图21为本发明一种侧壁绝缘的圆片级CSP封装结构实施例二的剖面示意图；

图22至图27为实施例二的封装方法的工艺过程示意图；

图28和图29为本发明一种侧壁绝缘的圆片级CSP封装结构实施例三的剖面示意图；

图30为本发明一种侧壁绝缘的圆片级CSP封装结构实施例四的芯片电极与硅基本体位置关系的正面示意图；

图31为本发明一种侧壁绝缘的圆片级CSP封装结构实施例五的剖面示意图；

其中，

圆片100

硅基本体101

芯片电极110

宽沟槽120

台阶121

背面保护层130

绝缘层200

绝缘层开口201

光刻胶层300

光刻开口图形301

金属凸点400

膜层Ⅰ510

膜层Ⅱ520。

具体实施方式

现在将在下文中参照附图更加充分地描述本发明，在附图中示出了本发明的示例性实施例，从而本公开将本发明的范围充分地传达给本领域的技术人员。然而，本发明可以以许多不同的形式实现，并且不应被解释为限制于这里阐述的实施例。 

实施例一 

参见图2，本发明一种侧壁绝缘的圆片级CSP封装方法，其工艺流程如下：

执行步骤一：提供带有芯片电极阵列的圆片；