[发明专利]薄膜晶体管及制备方法、阵列基板及制备方法和显示装置

说明书

技术领域

本发明属于显示技术领域，具体涉及一种薄膜晶体管及制备方法、阵列基板及制备方法以及显示装置。

背景技术

目前常用的平板显示装置包括液晶显示装置（Liquid Crystal Display：简称LCD）和OLED（Organic Light-Emitting Diode:有机发光二极管）显示装置，不管是液晶显示装置还是OLED显示装置中均包括有阵列基板，阵列基板中设置有多个薄膜晶体管（Thin Film Transistor：简称TFT），薄膜晶体管包括三个电极，即栅极、源极和漏极。

随着半导体设计工艺及生产技术不断更新，元件本身速度的改良和显示面板尺寸及分辨率的增加，电阻-电容信号的时间延迟（RC time delay）影响愈发显著，这就要求采用具有较低电阻的金属材料形成电极或引线，目前使用较多的金属材料为铝（Al），由于纯铝薄膜的热稳定性差，在高温处理工艺过程中其表面容易产生严重的Hillock（小丘缺陷），在实际应用中将引起栅极与漏极、漏极及其引线的短路缺陷；改用铝合金材料来代替纯铝材料，比如：采用Al-Nd、Al-Ce、Al-Nd-Mo等材料来形成电极或引线。但是，采用上述材料形成电极或引线，在降低Hillock缺陷发生的同时，也使得电极或引线的电阻增大。

纯铝的电阻率通常为2.66μΩ.cm，随着显示产品更大面积化及高速驱动和高精细(4K*2K)的要求，电阻率更低的铜（Cu，电阻率为1.67μΩ.cm）逐步得到了重视。但是，在TFT阵列制程中使用金属铜作为电极或引线时，存在以下问题：1.纯铜薄膜与基板或绝缘薄膜的附着性（也称粘附性）差，很容易脱落；2.纯铜材料很容易发生氧化反应，影响电极或引线的导电性能；而且，铜离子和铝离子均存在容易扩散到与电极或引线相邻的含硅（Si）层中的问题，例如：与栅极相邻的基板和栅绝缘层，与源极和漏极相邻的半导体层/欧姆接触层和钝化层中均含有硅，从而使漏电流增大，不利于薄膜晶体管的开关特性，因而难以实现量产。

因此，如何在保持较高导电性的同时，改善电极与相邻层的附着性，并防止形成电极或引线的材料中金属离子的扩散成为目前亟待解决的技术问题。

发明内容

本发明所要解决的技术问题是针对现有技术中存在的上述不足，提供一种薄膜晶体管及制备方法、阵列基板及制备方法和显示装置。该薄膜晶体管以及相应的阵列基板，采用具有较低电阻率的金属材料形成电极，且采用氮氧化钼形成隔离缓冲层，在保持较高导电性的同时，能改善电极与相邻层的附着性，并防止形成电极或引线的材料中金属离子的扩散。

解决本发明技术问题所采用的技术方案是该薄膜晶体管，包括栅极、源极和漏极，其中，所述栅极的上方和/或下方设置有栅缓冲层，所述源极与所述漏极的上方和/或下方设置有源漏缓冲层，所述栅缓冲层和所述源漏缓冲层采用氮氧化钼形成。

优选的是，所述氮氧化钼为Mo_nO_xN_y，其中：1≤n≤3、1≤x≤3、1≤y≤3。

优选的是，所述栅极、所述源极和所述漏极采用钼、钼铌合金、铝、铝钕合金、钛和铜中的至少一种形成。

进一步优选的是，所述栅极、所述源极和所述漏极均采用铜形成。

优选的是，设置于所述栅极的上方的所述栅缓冲层至少完全覆盖所述栅极，设置于所述栅极的下方的所述栅缓冲层至少对应着所述栅极在所述栅极底面的正投影区域；设置于所述源极与所述漏极的上方的所述源漏缓冲层至少完全覆盖所述源极与所述漏极，设置于所述源极与所述漏极的下方的所述源漏缓冲层至少对应着所述源极与所述漏极在所述源极与所述漏极底面的正投影区域。

优选的是，所述栅缓冲层和所述源漏缓冲层的厚度范围为

一种阵列基板，包括上述的薄膜晶体管。

一种显示装置，包括上述的阵列基板。

一种薄膜晶体管的制备方法，包括形成栅极、源极和漏极的步骤，其中，所述栅极的上方和/或下方形成有栅缓冲层，所述源极与所述漏极的上方和/或下方形成有源漏缓冲层，所述栅缓冲层和所述源漏缓冲层均采用氮氧化钼形成。

优选的是，所述氮氧化钼为Mo_nO_xN_y，其中：1≤n≤3、1≤x≤3、1≤y≤3。

优选的是，所述栅缓冲层和所述源漏缓冲层采用构图工艺形成，所述构图工艺包括成膜步骤，成膜步骤中采用钼靶，通入包含氩气、氧气与氮气的混合气体进行溅射反应，形成缓冲膜层。