[发明专利]带隙基准电路

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种带隙基准电路。

背景技术

带隙基准电路具有低温度系数、低电源电压以及可与标准CMOS工艺兼容等优点，被广泛应用于数/模转换、模/数转换、存储器以及开关电源等数模混合电路系统中。带隙基准电路输出电压的稳定性以及抗噪声能力是影响各种应用系统精度的关键因素，随着应用系统精度的提高，对带隙基准电路的温度、电压和工艺的稳定性要求也越来越高。

带隙基准电路的工作原理是根据硅材料的带隙电压与温度无关的特性，利用双极型晶体管的基极-发射极电压的负温度系数与不同电流密度下两个双极型晶体管基极-发射极电压的差值的正温度系数相互补偿，使输出的电压达到很低的温度漂移。

图1是现有的一种带隙基准电路的电路结构示意图。参考图1，所述带隙基准电路包括带隙核心单元11和输出单元12。所述带隙核心单元11包括：第一PMOS管M11、第二PMOS管M12、运算放大器Omp、偏置电阻Rbias、第一PNP三极管Q11以及第二PNP三极管Q12。所述输出单元12包括：第三PMOS管M13和第三PNP三极管Q13。电源线Vdd和电源线Vss为所述带隙基准电路提供电源电压，所述电源线Vdd提供的电源电压高于所述电源线Vss提供的电源电压。所述带隙基准电路中各器件的连接关系参考图1所示，在此不再赘述。

所述第一PMOS管M11和第二PMOS管M12构成电流镜结构，提供第一电流I1和第二电流I2。所述第二电流I2的电流值与第一电流I1的电流值的比值可以通过调整所述第二PMOS管M12的宽长比与所述第一PMOS管M11的宽长比的比值进行设置。假定所述第二电流I2的电流值与第一电流I1的电流值的比值为m，忽略所述第一PNP三极管Q11和第二PNP三极管Q12的基极电流，所述第二PNP三极管Q12的基极-发射极电压与所述第一PNP三极管Q11的基极-发射极电压之间的电压差值ΔVbe为：

ΔVbe=（K*T/q）*ln（m）------（式11），

其中，K为波尔兹曼常数，T为绝对温度，q为电荷量，m为所述第二电流I2的电流值与第一电流I1的电流值的比值，所述电压差值ΔVbe具有正温度系数。

根据运算放大器的虚短特性，所述运算放大器Omp的同相输入端的电压与反向输入端的电压相等，即a点的电压与b点的电压相等，因此有如下关系：

V_R=ΔVbe------（式12），

其中，V_R为所述偏置电阻Rbias两端的电压差值。根据运算放大器的虚断特性，流过所述偏置电阻Rbias的电流与所述第一电流I1相等，因此，所述偏置电阻Rbias两端的电压差值V_R为：

V_R=i1*r------（式13），

其中，i1为所述第一偏置电流I1的电流值，r为所述偏置电阻Rbias的电阻值。

根据式11～式13，获得所述第一偏置电流I1的电流值：

i1=K*T*ln（m）/（q*r）------（式14）。

所述输出单元12中的第三PMOS管M13与所述第一PMOS管M11构成电流镜结构，提供第三电流I3。所述第三电流I3是所述第一电流I1的镜像电流，通常设置为与所述第一电流I1相等。

继续参考图1，所述第三PNP三极管Q13的基极-发射极电压Vbe3即为所述带隙基准电路的输出端Vout输出的基准电压。所述基准电压的电压值为：

Vo=（K*T/q）*ln（i3/Is）+（K*T/q）*ln[β/（1+β）]------（式15），

其中，Vo为所述基准电压的电压值，i3为所述第三偏置电流I3的电流值，Is为所述第三PNP三极管Q13的反相饱和电流的电流值，β为所述第三PNP三极管Q13的电流增益。根据式14和式15，可以获得所述基准电压。由于所述基准电压是具有正温度系数的电压与具有负温度系数的电压的叠加，因此，所述基准电压与温度无关。

然而，从式15可以看出，所述基准电压的电压值Vo与所述第三PNP三极管Q13的电流增益β相关，而所述第三PNP三极管Q13的电流增益β受温度和所述第三PNP三极管Q13制造工艺的影响。因此，所述带隙基准电路产生的基准电压稳定性较低。

发明内容

本发明解决的是带隙基准电路输出电压与双极型晶体管的电流增益相关、稳定性较低的问题。

为解决上述问题，本发明提供一种带隙基准电路，包括带隙核心单元和输出单元：