[发明专利]带隙基准电路

权利要求书

1.一种带隙基准电路，其特征在于，包括带隙核心单元和输出单元：

所述带隙核心单元包括第一PNP三极管、第二PNP三极管、第三PNP三极管、第四PNP三极管、第一PMOS管、第二PMOS管、运算放大器以及偏置电阻；

所述第一PMOS管的栅极连接所述第二PMOS管的栅极和所述运算放大器的输出端，所述第一PMOS管的源极适于连接第一电源线，所述第一PMOS管的漏极连接所述第三PNP三极管的发射极；

所述第二PMOS管的源极适于连接所述第一电源线，所述第二PMOS管的漏极连接所述第四PNP三极管的发射极；

所述第三PNP三极管的基极适于输入第一偏置电流，所述第三PNP三极管的集电极连接所述运算放大器的第一输入端和所述偏置电阻的一端；

所述偏置电阻的另一端连接所述第一PNP三极管的发射极；

所述第四PNP三极管的基极适于输入第二偏置电流，所述第四PNP三极管的集电极连接所述运算放大器的第二输入端和所述第二PNP三极管的发射极；

所述第一PNP三极管的基极、所述第一PNP三极管的集电极、所述第二PNP三极管的基极以及所述第二PNP三极管的集电极均适于连接第二电源线，所述第二电源线提供的电源电压低于所述第一电源线提供的电源电压；

所述输出单元包括第五PNP三极管和第三PMOS管，所述第三PNP三极管、第四PNP三极管以及第五PNP三极管的电流增益相等；

所述第三PMOS管的栅极连接所述第一PMOS管的栅极，所述第三PMOS管的源极适于连接所述第一电源线，所述第三PMOS管的漏极连接所述第五PNP三极管的发射极并适于输出基准电压；

所述第五PNP三极管的基极和所述第五PNP三极管的集电极均适于连接所述第二电源线。

2.如权利要求1所述的带隙基准电路，其特征在于，所述第一PMOS管的宽长比与所述第二PMOS管的宽长比相等。

3.如权利要求1所述的带隙基准电路，其特征在于，所述第三PMOS管的宽长比与所述第一PMOS管的宽长比相等。

4.如权利要求1所述的带隙基准电路，其特征在于，还包括：适于提供所述第一偏置电流的第一偏置电流提供单元和适于提供所述第二偏置电流的第二偏置电流提供单元。

5.如权利要求4所述的带隙基准电路，其特征在于，所述第一偏置电流提供单元包括第四PMOS管和第六PNP三极管；

所述第四PMOS管的栅极连接所述第一PMOS管的栅极，所述第四PMOS管的源极适于连接所述第一电源线，所述第四PMOS管的漏极连接所述第六PNP三极管的发射极并适于输出所述第一偏置电流；

所述第六PNP三极管的基极和所述第六PNP三极管的集电极均适于连接所述第二电源线。

6.如权利要求5所述的带隙基准电路，其特征在于，所述第四PMOS管的宽长比与所述第一PMOS管的宽长比相等。

7.如权利要求4所述的带隙基准电路，其特征在于，所述第二偏置电流提供单元包括第五PMOS管和第七PNP三极管；

所述第五PMOS管的栅极连接所述第一PMOS管的栅极，所述第五PMOS管的源极适于连接所述第一电源线，所述第五PMOS管的漏极连接所述第七PNP三极管的发射极并适于输出所述第二偏置电流；

所述第七PNP三极管的基极和所述第七PNP三极管的集电极均适于连接所述第二电源线。

8.如权利要求7所述的带隙基准电路，其特征在于，所述第五PMOS管的宽长比与所述第一PMOS管的宽长比相等。

9.如权利要求1所述的带隙基准电路，其特征在于，还包括与所述带隙核心单元连接的启动单元，所述启动单元适于向所述带隙核心单元提供偏置电压。

10.如权利要求9所述的带隙基准电路，其特征在于，所述启动单元包括第六PMOS管、第一NMOS管以及第二NMOS管；

所述第六PMOS管的栅极连接所述第一NMOS管的栅极和所述第一PMOS管的栅极，所述第六PMOS管的源极适于连接所述第一电源线，所述第六PMOS管的漏极连接所述第一NMOS管的漏极和所述第二NMOS管的栅极；

所述第一NMOS管的源极适于连接所述第二电源线；

所述第二NMOS管的漏极适于连接所述第一电源线，所述第二NMOS管的源极适于连接所述第二电源线。