[发明专利]带有不连续保护环的集成电路芯片

说明书

技术领域

本发明实施例涉及半导体器件。

背景技术

包括模拟电路块和数字电路块两者的混合信号集成电路（IC）芯片经常遭受噪声问题。数字电路块中的器件通常是嘈杂的。相反，模拟电路块中的器件，例如锁相环和低噪声放大器，通常对噪声敏感。一些模拟电路块的敏感性，例如在射频集成电路（RFIC）中的那些的，由于片上无源元件例如电感器的存在而提高。通常做出努力以保护这样的电路免受衬底、电源/接地以及其它电磁干扰。

对最小化混合信号IC芯片的成本兴趣已导致器件密度的增加。嘈杂器件和噪声敏感器件因而更容易彼此靠近放置。如果没有适当的噪声隔离，由嘈杂数字电路块产生的噪声可能干扰敏感模拟电路块。

噪声隔离通常是由放置在模拟和数字电路块之间的导电屏蔽提供的。一种类型的导电屏蔽是接地保护环。在典型的布置中，接地保护环围绕模拟电路块以防止噪声与模拟电路块的电感器的电磁耦合。

随着在同一衬底上形成模拟电路块和数字电路块，噪声也可能穿过衬底。衬底耦合允许数字电路块中的节点处的噪声到达模拟电路块中的节点。噪声隔离区域因此形成在模拟和数字电路块之间的衬底中以防止这种衬底耦合。

附图说明

构件和附图不一定按比例绘制，相反，重点是放在说明本发明的原理上。此外，在附图中，相同参考标号指定不同视图中的相应部分。

图1根据一个实施例，是有不连续保护环的示例IC装置的局部顶部示意图。

图2根据一个实施例，是图1的IC装置的不连续保护环的截面示意图。

图3根据一个实施例，是有p阱块的示例性不连续保护环的截面示意图。

图4根据一个实施例，是有非对准金属和衬底间隙的示例性不连续保护环的截面示意图。

图5根据一个实施例，是有非对准间隙的交错（interlaced）金属堆叠层的示例性不连续保护环的截面示意图。

图6根据一个实施例，显示了在交错金属堆叠层中有偏移于非对准间隙的衬底间隙的示例性不连续保护环的截面图。

图7是图6的不连续保护环的金属堆叠层的顶视图。

图8根据一个实施例，是构造不连续保护环的示例性制作顺序的流程图。

具体实施方式

描述了带有不连续保护环的集成电路（IC）芯片。也描述了制作这种IC芯片的方法。不连续保护环围绕电路块以提供电磁噪声隔离。保护环的不连续性质减小或最小化了电路块的电感器性能的电磁干扰。如果没有保护环的不连续性，封闭的保护环可能会不利地影响电感器的电感（L）和/或品质因数（Q）。例如，封闭的环可能在大约2.5千兆赫的频率下减小高达4%的电感和高达5％的品质因数。相反，所公开的实施例不包括完整的环或闭合环以避免这种不良影响。缺少完整的环降低了保护环和电感器之间的电磁耦合发生的程度。随着这种耦合的最小化或防止，保护环对电感器的不利影响可以被避免。优化的电感器性能可能会因此而得到维持，同时实现优化的噪声隔离。

保护环的不连续性可以允许减小保护环和电感器之间的间距，从而节省了芯片面积。在一些示例中，电感器和保护环之间的间距可以被降低大约50％或更多。在示例性布局中，间距可以从大约50微米至大约60微米降低至大约30微米或更小。由此产生的面积节省可以被实现，而没有对电感器性能产生不利影响。例如，相同的品质因数可以在显著更小的面积内被实现。

不连续保护环包括在保护环的组成层或者组成构件中的间隙。在一些实施例中，保护环有金属环和环形衬底区域。每一个这种构件或层包括各自间隙以建立保护环的不连续性质。在一些实施例中，间隙是不对准的。金属环可以包括跨环形衬底区域内的间隙或在其上方延伸的指或挡板（flap）。如下所述，挡板可以包括间隙的金属重叠，其可以呈现配置保护环的频率响应的阻抗，从而影响保护环内的电路性能，包括电感器。保护环可以充当频率滤波器。间隙的配置，包括例如间隙的一个或多个横向尺寸，可以被用于定制保护环的频率行为和/或保护环的其它行为。