[发明专利]反熔丝单次可编程存储胞及存储器的操作方法

说明书

技术领域

本发明涉及一种存储器及其的操作方法，特别是涉及一种改善读取特性的反熔丝单次可编程存储胞及存储器的操作方法。

背景技术

非挥发性存储器是一种能在切断电源后继续保存存储器内资料的存储器，并可分成只读存储器(read only memory,ROM)、单次可编程存储器(one time programmable memory,OTP memory)以及可重复读写存储器。此外，随着半导体存储器技术的成熟，非挥发性存储器已可以整合至与互补式金属氧化物半导体(complementary metal oxide semiconductor,CMOS)元件相容的制作工艺下。

如上述的单次可编程存储器而言，其可类分为熔丝型(fuse type)以及反熔丝型(anti-fuse type)。熔丝型单次可编程存储器在未编程的状态下为短路，编程后则为断路。反之，反熔丝型单次可编程存储器则是在未编程前为断路，编程后为短路。此外，基于CMOS制作工艺技术中的MOS元件的特性，反熔丝型单次可编程存储器较适于整合在CMOS制作工艺技术中。

此外，单次可编程存储器单元基于栅极氧化层的破裂(rupture)以形成永久导电的路径。导电沟道的形成位置随机分布，会使读取数据判断不易。

发明内容

本发明的目的在于提供一种改善读取特性的反熔丝单次可编程只读存储胞，可以避免反熔丝层的破裂位置处于使反熔丝栅极与基底直接接触之处，而能够改善读取特性。

本发明的再一目的在于提供一种存储器的操作方法，可利用较低的电压进行读取、降低抑制编程电流(PGM inhibit current)以及减少选择栅极的栅极引发漏极漏电流(GIDL)。

为达上述目的，本发明的改善读取特性的反熔丝单次可编程只读存储胞，包括：第一反熔丝单元及第二反熔丝单元、选择晶体管以及阱区。第一反熔丝单元及第二反熔丝单元设置于具有第一导电型的基底上。第一反熔丝单元包括依序设置于基底上的第一反熔丝层与第一反熔丝栅极。第二反熔丝单元包括依序设置于基底上的第二反熔丝层与第二反熔丝栅极。选择晶体管，设置基底上，包括选择栅极、栅极介电层、第一掺杂区与第二掺杂区。选择栅极设置于基底上。栅极介电层设置于选择栅极与基底之间。第一掺杂区与第二掺杂区，具有第二导电型，并分别设置于选择栅极两侧的基底中，其中第二掺杂区位于第一反熔丝单元及第二反熔丝单元周围的基底中。阱区具有第二导电型，设置于第一反熔丝单元及第二反熔丝单元下方的基底中，并连接第二掺杂区。

在本发明的一实施例中，上述第一反熔丝层、第二反熔丝层与栅极介电层的厚度相同。

在本发明的一实施例中，上述选择晶体管包括输入输出金属氧化物半导体(I/O MOS)晶体管。

在本发明的一实施例中，上述选择晶体管包括核心金属氧化物半导体(core MOS)晶体管。

在本发明的一实施例中，上述选择晶体管包括双扩散金属氧化物半导体(DMOS)晶体管。

在本发明的一实施例中，上述第一导电型为P型及N型的其中的一个，上述第二导电型为P型及N型的其中的另一个。

在本发明的一实施例中，上述阱区的一部分延伸至位于选择栅极下方。

本发明的存储胞的操作方法，存储胞包括设置于基底上的选择晶体管、分别串接选择晶体管的第一反熔丝单元及第二反熔丝单元以及阱区，其中晶体管包括选择栅极、第一掺杂区与第二掺杂区；第二掺杂区位于第一反熔丝单元及第二反熔丝单元周围的基底中，第一反熔丝单元包括第一反熔丝层与第一反熔丝栅极，第二反熔丝单元包括第二反熔丝层与第二反熔丝栅极；阱区设置于第一反熔丝单元及第二反熔丝单元下方的基底中，连接第二掺杂区，且阱区的导电型与第二掺杂区相同，方法包括：在编程操作时，在选择栅极施加第一电压，在第一掺杂区施加第二电压，在第一反熔丝栅极与第二反熔丝栅极施加第三电压，其中第一电压足以打开选择晶体管的沟道，第二电压与第三电压的电压差足以使第一反熔丝层及第二反熔丝层破裂。

在本发明的一实施例中，上述存储胞的操作方法，还包括：在读取操作时，在选择栅极施加第四电压，在第一反熔丝栅极与第二反熔丝栅极施加第五电压，其中第四电压足以打开选择晶体管的沟道，可通过从第一掺杂区侦测存储器的沟道电流大小来判断存储在存储胞中的数字信息。