[发明专利]反熔丝单次可编程存储胞及存储器的操作方法

权利要求书

1.一种改善读取特性的反熔丝单次可编程存储胞，包括：

第一反熔丝单元及第二反熔丝单元，设置于具有第一导电型的基底上，该第一反熔丝单元包括依序设置于该基底上的第一反熔丝层与第一反熔丝栅极；该第二反熔丝单元包括依序设置于该基底上的一第二反熔丝层与一第二反熔丝栅极；

选择晶体管，设置该基底上，包括：

选择栅极，设置于该基底上；

栅极介电层，设置于该选择栅极与该基底之间；

第一掺杂区与一第二掺杂区，具有第二导电型，并分别设置于该选择栅极两侧的该基底中，其中该第二掺杂区位于该第一反熔丝单元及该第二反熔丝单元周围的该基底中；以及

阱区，具有该第二导电型，设置于该第一反熔丝单元及该第二反熔丝单元下方的该基底中，并连接该第二掺杂区。

2.如权利要求1所述的改善读取特性的反熔丝单次可编程存储胞，其中该第一反熔丝层、该第二反熔丝层与该栅极介电层的厚度相同。

3.如权利要求1所述的改善读取特性的反熔丝单次可编程存储胞，其中该选择晶体管包括输入输出金属氧化物半导体(I/O MOS)晶体管。

4.如权利要求1所述的改善读取特性的反熔丝单次可编程存储胞，其中该选择晶体管包括核心金属氧化物半导体(core MOS)晶体管。

5.如权利要求1所述的改善读取特性的反熔丝单次可编程存储胞，其中该选择晶体管包括双扩散金属氧化物半导体晶体管(DMOS)。

6.如权利要求1所述的改善读取特性的反熔丝单次可编程存储胞，其中该第一导电型为P型及N型的其中的一个，该第二导电型为P型及N型的其中的另一个。

7.如权利要求1所述的改善读取特性的反熔丝单次可编程存储胞，其中该阱区的一部分延伸至位于该选择栅极下方。

8.如权利要求7所述的改善读取特性的反熔丝单次可编程存储胞，其中该第一反熔丝层、该第二反熔丝层与该栅极介电层的厚度相同。

9.如权利要求7所述的改善读取特性的反熔丝单次可编程存储胞，其中该选择晶体管包括输入输出金属氧化物半导体(I/O MOS)晶体管。

10.如权利要求7所述的改善读取特性的反熔丝单次可编程存储胞，其中该选择晶体管包括核心金属氧化物半导体(core MOS)晶体管。

11.如权利要求7所述的改善读取特性的反熔丝单次可编程存储胞，其中该选择晶体管包括双扩散金属氧化物半导体(DMOS)晶体管。

12.一种存储胞的操作方法，该存储胞包括设置于基底上的选择晶体管、分别串接该选择晶体管的第一反熔丝单元及第二反熔丝单元以及阱区，其中该选择晶体管包括选择栅极、第一掺杂区与第二掺杂区；该第二掺杂区位于该第一反熔丝单元及该第二反熔丝单元周围的该基底中，该第一反熔丝单元包括第一反熔丝层与第一反熔丝栅极，该第二反熔丝单元包括第二反熔丝层与第二反熔丝栅极；该阱区设置于该第一反熔丝单元及该第二反熔丝单元下方的该基底中，连接该第二掺杂区，且阱区的导电型与该第二掺杂区相同，该方法包括：

在一编程操作时，在该选择栅极施加一第一电压，在该第一掺杂区施加一第二电压，在该第一反熔丝栅极与该第二反熔丝栅极施加一第三电压，其中该第一电压足以打开该选择晶体管的沟道，该第二电压与该第三电压的电压差足以使该第一反熔丝层及该第二反熔丝层破裂。

13.如权利要求12所述的存储胞的操作方法，还包括：

在一读取操作时，在该选择栅极施加一第四电压，在该第一反熔丝栅极与该第二反熔丝栅极施加一第五电压，其中该第四电压足以打开该选择晶体管的沟道，可通过从该第一掺杂区侦测该存储器的沟道电流大小来判断存储在该存储胞中的数字信息。

14.如权利要求12所述的存储胞的操作方法，还包括：

在一读取操作时，在该选择栅极施加一第六电压，在该第一掺杂区施加一第七电压，其中该第六电压足以打开该选择晶体管的沟道，可通过从该第一反熔丝栅极与该第二反熔丝栅极侦测存储胞的沟道电流大小来判断存储在该存储胞中的数字信息。